문맥 (context)
[청구항 1]
제1내부 메모리; 제1메모리에 한 블럭의 음성 데이타를 기록한 후, 한 블럭의 영상 데이타를 기록하는 수단
및 제1메모리로부터 음성 데이타를 디코드한 후, 영상 데이타를 디코드하는 신호 처리 유닛을 포함하는 것을 특징으로 하는 집적 음성/영상 디코더
[청구항 2]
제1항에 있어서,상기 신호 처리 유닛이, 영상 디코딩을 하는 동안에는 idct 계수와 비양자화 계수를 승산하고, 음성 디코딩을 하는 동안에는 양자화된 표본 벡터 성분과 비양자화 계수를 승산하는 승산기; 및 영상 디코딩을 하는 동안에는 idct에 대한 idct 계수의 합과 차를 결정하고, 음성 디코딩을 하는 동안에는 주파수영역 표본 벡터 성분의 합과 차를 결정하는버터플라이 유닛더포함하는것을특징으로 하는집적 음성/영상 디코더.
[청구항 12]
제1멀티플렉서; 제2멀티플렉서; 상기 제1 및 제2멀티플렉서로부터 피젯수를 나타내는 신호를 수신하기 위해 접속된 입력버스를 구비하는 제산기
나머지를 나타내는 신호를 수신하기 위해 제산기에 접속된 입력버스와 상기 제1 멀티플렉서의 제1입력버스에 접속된 출력버스를 구비하는 제1레지스터
및 몫을 나타내는 신호를 수신하기 위해 제산기에 접속된 입력버스와 상기 제1멀티플렉서의 입력버스에 접속된 출력버스를 가지는 제2레지스터를 포함하는 것을 특징으로 하는 이산화 회로
[청구항 13]
제12항에 있어서,상기 제2레지스터의 출력버스에 접속된 입력버스와 상기 제1멀티플렉서의 제2입력버스에 접속된 출력버스를 가지는 제3레지스터; 및 상기 제1레지스터의 출력버스에 접속된 제1입력버스와 상기 제3레지스터의 출력버스에 접속된 제2입력버스를 가지는제3멀티플렉서더포함하는것을특징으로 하는이산화 회로.
[청구항 14]
제12항에 있어서,상기 제산기가 제수를 선택하기 위한선택단자더포함하는것을특징으로 하는이산화 회로.
[청구항 15]
제14항에 있어서,상기 제산기가 상기 제1 및 제2레지스터의 입력버스에 접속된 데이타 버스를 가지는 롬; 및 상기 제산기의 입력버스와 상기 롬의 번지버스 사이에 접속된번지발생기더포함하는것을특징으로 하는이산화 회로.
[청구항 16]
제15항에 있어서,상기 번지 발생기가 롬에 번지 신호를 보내고; 상기 선택 단자의 신호가 제1값을 가지는 경우, 상기 번지 신호는 상기 피젯수를 나타내는 신호와 동일하고; 상기 선택 단자의 신호가 제2값을 가지는 경우, 상기 번지 신호는 상기 피젯수를 나타내는 신호와 선택 단자 신호의 논리 조합과 같은 것특징으로 하는이산화 회로.
[청구항 17]
제15항에 있어서,상기 제1멀티플렉서가 상기 번지 발생기에 4비트의 신호를 보내고; 상기 제2멀티플렉서가 상기 번지 발생기에 4비트의 신호를 보내고; 상기 번지 발생기는 상기 롬에 8비트의 번지 신호를 보내고; 상기 선택 단자의 신호가 제1값을 가지는 경우, 번지 신호의 상위 4비트는 상기 4비트의 제1신호와 동일하며, 상기 번지 신호의 하위 4비트는 상기 4비트의 제2신호와 동일하고; 상기 선택 단자의 신호가 제2값을 가지는 경우, 상기 번지 신호의 최상위 비트는 1이며, 상기 번지 신호의 하위 7비트는 상기 4비트의 제1신호 및 제2신호 각각의 하위 3비트의 조합과 같으며; 상기 선택 단자의 신호가 제3값을 가지는 경우, 상기 번지 신호의 최상위 비트는 1이며, 상기 번지 신호의 하위 7비트는 일정하거나 상기 4비트의 제1 및 제2신호 각각의 하위 2비트의 조합과 같은 것특징으로 하는이산화 회로.
[청구항 18]
제14항에 있어서,상기 제산기가 제수가 3인 제산회로; 제수가 5인 제산회로; 제수가 9인 제산회로; 및 상기 선택 단자에 접속된 선택선, 상기 제산기 입력버스에 접속된 입력버스, 상기 제수가 3인 제산회로에 접속된 제1출력버스, 상기 제수가 5인 제산회로에 접속된 제2출력버스 및 상기 제수가 9인 제산회로에 접속된 제3출력버스를 가지는멀티플렉서더포함하는것을특징으로 하는이산화 회로.
[청구항 27]
제26항에 있어서,상기 변환된 데이타 스트림을 버퍼에 기록하는 단계를 더 포함하며, 상기 쉬프트 레지스터 값을 쉬프트하는 단계가 오류 코드가 상기 버퍼에 있는 시간과 같거나 긴 시간 동안 상기 0이 아닌 비트가 상기 쉬프트 레지스터에 존재할 수 있도록 상기 값을 쉬프트하는 단계인 것을 특징으로 하는 오류를 포함하는 디지탈 데이타 스트림디코드하는방법.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
집적 음성/영상 디코더에서 신호 처리 유닛의 승산기와 버터플라이 유닛은 영상 디코딩 시와 음성 디코딩 시 각각 어떠한 연산을 수행하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation신호 처리 유닛 내의 승산기와 버터플라이 유닛이 영상 디코딩과 음성 디코딩 시 각각 수행하는 연산의 종류를 파악해야 한다.
-
2정보 추출
information_extraction청구항 2에서 승산기와 버터플라이 유닛의 영상/음성 디코딩 시 동작에 관한 구체적인 기술 내용을 추출한다.
- 영상 디코딩을 하는 동안에는 idct 계수와 비양자화 계수를 승산하고, 음성 디코딩을 하는 동안에는 양자화된 표본 벡터 성분과 비양자화 계수를 승산하는 승산기; 및 영상 디코딩을 하는 동안에는 idct에 대한 idct 계수의 합과 차를 결정하고, 음성 디코딩을 하는 동안에는 주파수영역 표본 벡터 성분의 합과 차를 결정하는버터플라이 유닛
-
3근거 선택
evidence_selection승산기의 동작(영상: idct 계수와 비양자화 계수 승산, 음성: 양자화된 표본 벡터 성분과 비양자화 계수 승산)과 버터플라이 유닛의 동작(영상: idct 계수의 합과 차 결정, 음성: 주파수영역 표본 벡터 성분의 합과 차 결정)에 관한 구절을 선택한다.
- 영상 디코딩을 하는 동안에는 idct 계수와 비양자화 계수를 승산하고, 음성 디코딩을 하는 동안에는 양자화된 표본 벡터 성분과 비양자화 계수를 승산하는 승산기; 및 영상 디코딩을 하는 동안에는 idct에 대한 idct 계수의 합과 차를 결정하고, 음성 디코딩을 하는 동안에는 주파수영역 표본 벡터 성분의 합과 차를 결정하는버터플라이 유닛
-
4논리 통합
logical_integration추출된 정보를 바탕으로 승산기와 버터플라이 유닛의 영상/음성 디코딩 시 연산 내용을 매칭하여 정리한다.
-
5결론 도출
conclusion_formulation질문에 답변하기 위해 승산기와 버터플라이 유닛의 각 모드별 연산을 구조화된 형식으로 정리한다.
-
6답변 생성
answer_generation최종 답변을 작성한다.
최종 답변 (final_answer)
{"승산기": {"영상 디코딩 시": "idct 계수와 비양자화 계수를 승산", "음성 디코딩 시": "양자화된 표본 벡터 성분과 비양자화 계수를 승산"}, "버터플라이 유닛": {"영상 디코딩 시": "idct에 대한 idct 계수의 합과 차를 결정", "음성 디코딩 시": "주파수영역 표본 벡터 성분의 합과 차를 결정"}}
핵심 해석 (core_interpretation)
집적 음성/영상 디코더의 신호 처리 유닛 내 승산기와 버터플라이 유닛이 디코딩 대상(영상 또는 음성)에 따라 서로 다른 연산(승산 및 합/차 결정)을 수행하도록 구성되어 있음을 나타낸다.