패킷통신시스템,패킷통신모듈,메모리공간할당시스템및메모리공간할당방법 document_id 1019950032878

[청구항 1] 패킷 통신 시스템에 있어서, 적어도 하나의 공간 우선 순위 등급(spacc priority class) 및 적어도 하나의 스케줄링 등급(scheduling class)에 속하는 패킷을 인입 패킷 및 인출 패킷으로서 처리하고, 인입 패킷을 입력 포트에서 수신하며, 인출 패킷을 출력 포트로 송신하기 의한 패킷 처리 회로와, 처리된 패킷을 큐에 저장하기 위한 메모리와, 메모리의 점유치(occupancy)에 기초하여 가용치를 계산하고, 제어 파라미터를 가용치의 함수로서 계산하며, 큐의 길이를 계산하고, 제어 파라미터보다 짧은 큐의 길이에 기초하여 큐로의 각 인입 패킷의 입장 허가를 제어함으로써, 상기 큐 사이에 메모리 공간을 할당하고, 상기 패킷 처리 회로를 제어하여 패킷을 처리하도록 구성되며, 제어 논리를 이용하는 프로세서를 포함하는 패킷 통신 시스템 [청구항 2] 제 1 항에 있어서,상기 패킷 처리 회로는 가변 길이의 패킷처리하는패킷 통신 시스템. [청구항 3] 제 1 항에 있어서,상기 패킷 처리 회로는 고정 길이의 패킷처리하는패킷 통신 시스템. [청구항 4] 제 1 항에 있어서,상기 패킷은 비동기 전송 모드셀인패킷 통신 시스템. [청구항 5] 제 1 항에 있어서,상기 패킷 처리 회로는 다수의 입력 포트에 접속되고,상기 프로세서는 상기 패킷 처리 회로를 제어하여 패킷 멀티플렉싱 기능수행되도록 하는패킷 통신 시스템. [청구항 6] 제 1 항에 있어서,상기 패킷 처리 회로는 다수의 출력 포트에 접속되고,상기 프로세서는 상기 패킷 처리 회로를 제어하여 패킷 디멀티플렉싱 기능수행되도록 하는패킷 통신 시스템. [청구항 7] 제 1 항에 있어서,상기 패킷 처리 회로는 다수의 입력 포트 및 다수의 출력 포트에 접속되고,상기 프로세서는 상기 패킷 처리 회로를 제어하여 교환 기능수행되도록 하는패킷 통신 시스템. [청구항 8] 제 1 항에 있어서,상기 인입 패킷의 큐는 상기 인입 패킷과 동일한 출력 포트에 제공될 패킷포함하는패킷 통신 시스템. [청구항 9] 제 1 항에 있어서,상기 인입 패킷의 큐는 상기 인입 패킷과 동일한 출력 포트에 제공될 예정이며 상기 인입 패킷과 동일한 우선 순위 등급을 갖는 패킷포함하는패킷 통신 시스템. [청구항 10] 제 1 항에 있어서,상기 인입 패킷의 큐는 상기 인입 패킷과 동일한 공간 우선 순위 등급 및 기 설정된 순서에 따라 인입 패킷보다 보다 높은 공간 우선 순위를 갖는 공간 우선 순위 등급 중 하나를 가지며, 상기 인입 패킷과 동일한 출력 포트에 제공될 패킷포함하는패킷 통신 시스템. [청구항 11] 제 1 항에 있어서,상기 인입 패킷의 큐는 상기 인입 패킷과 동일한 스케줄링 등급을 가지며, 상기 인입 패킷과 동일한 출력 포트에 제공될 패킷포함하는패킷 통신 시스템. [청구항 12] 제 1 항에 있어서,상기 인입 패킷의 큐는 상기 인입 패킷과 동일한 입력 포트를 거쳐 도달되는 패킷포함하는패킷 통신 시스템. [청구항 13] 제 1 항에 있어서,상기 프로세서는 상기 제어 파라미터를 임계치로서 이용하고, 상기 큐 길이가 상기 제어 파라미터와 동일하거나 제어 파라미터를 초과하는 경우 큐에 대한 인입 패킷의 입장거절하는패킷 통신 시스템. [청구항 14] 제 13 항에 있어서,상기 프로세서는, 상기 큐 길이가 상기 제어 파라미터와 동일하거나 제어 파라미터를 초과하는지의 여부를 결정하기 위한 비교기포함하는패킷 통신 시스템. [청구항 15] 제 1 항에 있어서,상기 프로세서는 가용치, 이 가용치의 배수 및 상기 가용치의 분수(fraction) 중 적어도 하나가 되도록 상기 제어 파라미터계산하는패킷 통신 시스템. [청구항 16] 제 15 항에 있어서,이용되는 특정의 배수 및 분수는상기인입패킷의공간우선순위에따라좌우되는패킷 통신 시스템. [청구항 17] 제 15 항에 있어서,상기 배수 및 분수는 각각 2의 양의 정수의 멱급수 및 음의 정수의멱급수인패킷 통신 시스템. [청구항 18] 제 17 항에 있어서,상기 프로세서는 2의 멱급수 및 가용치의 곱을 결정하기 위한 쉬프트 레지스터포함하는패킷 통신 시스템. [청구항 19] 제 1 항에 있어서,상기 프로세서가 유효 버퍼 용량(effective buffer capacity)의 측정치와 메모리 점유 측정치간의 차로서 상기 가용치계산하는패킷 통신 시스템. [청구항 20] 제 19 항에 있어서,상기 유효 버퍼 용량의 측정치는상기인입패킷의공간우선순위에따라좌우되는패킷 통신 시스템. [청구항 21] 제 19 항에 있어서,상기 메모리 점유 측정치는상기인입패킷의공간우선순위에따라좌우되는패킷 통신 시스템. [청구항 22] 제 21 항에 있어서,상기 메모리 점유 측정치는 상기 인입 패킷과 동일한 공간 우선 순위 등급갖는메모리 내의 패킷의 수인 패킷 통신 시스템. [청구항 23] 제 21 항에 있어서,상기 메모리 점유 측정치는 상기 인입 패킷과 동일한 공간 우선 순위 등급 및 기설정된 순서에 따라 상기 인입 패킷보다 보다 높은 우선 순위를 갖는 공간 우선 순위 등급 중 적어도 하나의 등급갖는메모리 내의 패킷 수인 패킷 통신 시스템. [청구항 35] 패킷 통신 모듈에 있어서, 인입 및 인출 패킷으로서 패킷을 처리하여 입력 포트에서 인입 패킷을 수신하고, 인출 패킷을 출력 포트로 송신하는 패킷 처리 회로와, 처리된 패킷을 상기 출력 포트에 관련된 출력 포트의 큐 내에 저장하기 위한 메모리와, 상기 패킷 처리 회로를 제어하여 상기 패킷을 처리하고, 상기 메모리의 총 점유치에 기초하여 가용치를 계산하며, 상기 가용치의 함수로서 제어 파라미터를 계산하고, 출력 포트의 큐 길이를 계산하며, 입장 허가된 패킷을 위해 상기 메모리내에 메모리 공간을 할당하기 위해서 대응하는 제어 파라미터보다 짧은 출력 포트 큐 길이에 기초하여 상기 출력 포트 큐로 패킷의 입장 허가를 제어하도록 구성되고, 저장된 프로그램을 이용하는 프로세서를 포함하는 패킷 통신 모듈 [청구항 36] 비동기 전송 모드(atm) 패킷을 교환하기 위한 atm 교환기에 메모리 공간을 할당하기 위한 시스템에 있어서, 인입 및 인출 atm 패킷으로서 atm 패킷을 처리하여, 다수의 입력 포트에서 인입 atm 패킷을 수신하고, 인출 atm 패킷을 다수의 출력 포트로 송신하는 atm 교환기와, 처리된 atm 패킷을 출력 포트의 큐 내에 저장하기 위한 메모리와, 상기 atm 교환기를 제어하여 상기 atm 패킷을 처리하고, 상기 메모리의 총 점유치에 기초하여 가용치를 계산하며, 상기 가용치의 함수로서 제어 파라미터를 계산하고, 출력 포트의 큐 길이를 계산하며, 허가된 atm 패킷을 위해 상기 메모리내에 메모리 공간을 할당하기 위해서 대응하는 제어 파라미터보다 짧은 출력 포트 큐 길이에 기초하여 상기 출력 포트 큐로의 atm 패킷의 입장 허가를 제어하도록 구성되고, 관련 메모리를 갖고 있으며, 저장된 프로그램을 이용하는 프로세서를 포함하는 메모리 공간 할당 시스템