문맥 (context)
[청구항 2]
가변길이복호화기에서 출력되는 제1리퀘스트신호로부터 독출클럭과 독출어드레스를 생성하고, 상기 독출어드레스가 소정 레벨에 도달하면 제2리퀘스트신호를 생성하여 외부메모리 콘트롤러로 공급하기 위한 독출제어부
상기 외부메모리 콘트롤러로부터 상기 제2리퀘스트신호에 대한 억셉트신호가 발생되면 상기 억셉트신호로 부터 기입어드레스와 기입구간신호를 생성하기 위한 기입제어부
및 외부메모리로부터 공급되는 데이타를 상기 기입제어부에서 생성된 기입어드레스와 기입구간신호에 따라 기입되도록 제어하는 내부메모리 및 메모리제어부를 포함하는 것을 특징으로 하는 가변길이복호화기의 메모리 인터 페이스회로
[청구항 3]
제2항에 있어서,상기 독출인에이블신호는 상기 제1리퀘스트신호를 n번 토글하여생성하는것을특징으로 하는가변길이복호화기의 메모리 인터패이스회로.
[청구항 4]
제3항에 있어서,상기n의 값은 상기 내부메모리의 1개 데이타를 구성하는 비트수와 상기 가변길이복호화기의 처리비트수에 따라결정되는것을특징으로 하는가변길이복호화기의 메모리 인터페이스회로.
[청구항 5]
제2항에 있어서,상기 독출제어부는 상기 제1리퀘스트신호로 부터 제1클럭 레이트로 독출클럭을 생성하는 제1멀티플렉서; 상기 독출클럭을 카운트하여 독출어드레스를 생성하는 제1카운터; 상기 독출어드레스가 제1소정레벨 혹은 제2소정레벨인가를 판별하는 제1 및 제2디코더, 상기 제1 및 제2디코더의 디코딩 결과로부터 상기 제2리퀘스트신호를 생성하는 제1신호 생성기 : 및 상기 독출클럭으로부터 제2클럭 레이트로 독출용 칩인에이블신호를 생성하는제2신호생성기구성되는것을특징으로 하는가변길이복호화기의 메모리 인터페이스회로.
[청구항 6]
제5항에 있어서,상기 기입제어부는 상기 억셉트신호로부터 리셋신호를 생성하는 제3신호 생성기; 상기 리셋신호에 의해 리셋되고, 상기 제1클럭을 카운트하여 기입어드레스를 생성하는 제2카운터; 상기 리셋신호와 상기 제2카운터에서 출력되는 rc 신호에 의해 기입구간신호를 생성하는 제4신호생성기; 상기 기입구간신호와 상기 제1클럭을 제2클럭으로 래치한 신호로부터 독출/기입 선택신호를 생성하는 제5신호생성기; 및 상기 제2클럭, 상기 기입구간신호 및 상기 제1클럭을 제2클럭으로 래치한 신호로부터 기입용 칩인에이블신호를 생성하는제6신호생성기구성되는것을특징으로 하는가변길이복호화기의 메모리 인터페이스회로.
[청구항 7]
제6항에 있어서,상기 내부메모리 및 메모리제어부는 상기 제1클럭을 제2클럭으로 래치한 신호를 선택신호로 하여 상기 독출어드레스와 기입어드레스를 절환하여 어드레스신호로 출력하는 제2멀티플렉서; 상기 독출용 칩인에이블신호와 기입용 칩인에이블신호로부터 칩인에이블신호를 생성하는 제7신호생성기; 상기 외부메모리 콘트롤러로부터 공급되는 데이타를 쉬프트시키는 제1쉬프트레지스터; 상기 제1쉬프트 레지스터에서 출력되는 데이타, 칩인에이블신호, 어드레스신호, 독출/기입 선택신호를 입력으로 하는 내부메모리; 상기 내부메모리에서 출력되는 데이타를 상기 독출클럭에 따라 출력하는 제2쉬프트 레지스터: 및 상기 제2쉬프트 레지스터에서 출력되는 데이타를 상기 독출클럭에 따라 상위 및 하위비트로 분리하여 출력하는제3멀티플렉서구성되는것을특징으로 하는가변길이복호화기의 메모리 인터페이스회로.
[청구항 8]
제5항, 제6항 또는 제7항에 있어서,상기 제1클럭은 상기 제2클럭을 2분주한신호인것을특징으로 하는가변길이복호화기의 메모리 인터페이스회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
가변길이복호화기의 메모리 인터페이스 회로에서 기입제어부가 억셉트신호를 통해 기입어드레스와 기입구간신호를 생성하는 과정에 포함되는 구성 요소들은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation가변길이복호화기의 메모리 인터페이스 회로 내 기입제어부가 억셉트신호를 통해 기입어드레스와 기입구간신호를 생성할 때 포함되는 구성 요소들을 찾는 작업이다.
-
2정보 추출
information_extraction청구항 6을 통해 기입제어부의 세부 구성 요소인 제3신호 생성기, 제2카운터, 제4신호생성기, 제5신호생성기, 제6신호생성기를 추출한다.
- 상기 기입제어부는 상기 억셉트신호로부터 리셋신호를 생성하는 제3신호 생성기; 상기 리셋신호에 의해 리셋되고, 상기 제1클럭을 카운트하여 기입어드레스를 생성하는 제2카운터; 상기 리셋신호와 상기 제2카운터에서 출력되는 rc 신호에 의해 기입구간신호를 생성하는 제4신호생성기; 상기 기입구간신호와 상기 제1클럭을 제2클럭으로 래치한 신호로부터 독출/기입 선택신호를 생성하는 제5신호생성기; 및 상기 제2클럭, 상기 기입구간신호 및 상기 제1클럭을 제2클럭으로 래치한 신호로부터 기입용 칩인에이블신호를 생성하는제6신호생성기구성되는것을특징으로 하는가변길이복호화기의 메모리 인터페이스회로
-
3근거 선택
evidence_selection기입제어부의 구성을 명시하고 있는 청구항 6의 문구를 근거로 선택한다.
- 상기 기입제어부는 상기 억셉트신호로부터 리셋신호를 생성하는 제3신호 생성기; 상기 리셋신호에 의해 리셋되고, 상기 제1클럭을 카운트하여 기입어드레스를 생성하는 제2카운터; 상기 리셋신호와 상기 제2카운터에서 출력되는 rc 신호에 의해 기입구간신호를 생성하는 제4신호생성기; 상기 기입구간신호와 상기 제1클럭을 제2클럭으로 래치한 신호로부터 독출/기입 선택신호를 생성하는 제5신호생성기; 및 상기 제2클럭, 상기 기입구간신호 및 상기 제1클럭을 제2클럭으로 래치한 신호로부터 기입용 칩인에이블신호를 생성하는제6신호생성기구성
-
4논리 통합
logical_integration기입제어부는 제3신호 생성기(리셋신호 생성), 제2카운터(기입어드레스 생성), 제4신호생성기(기입구간신호 생성), 제5신호생성기(독출/기입 선택신호 생성), 제6신호생성기(기입용 칩인에이블신호 생성)로 구성됨을 확인한다.
-
5결론 도출
conclusion_formulation질문에서 요구하는 기입제어부의 구성 요소들을 리스트 형식으로 정리한다.
-
6답변 생성
answer_generation추출된 구성 요소들을 나열하여 최종 답변을 작성한다.
최종 답변 (final_answer)
- 제3신호 생성기
- 제2카운터
- 제4신호생성기
- 제5신호생성기
- 제6신호생성기
핵심 해석 (core_interpretation)
가변길이복호화기의 메모리 인터페이스 회로에서 기입제어부는 리셋신호, 기입어드레스, 기입구간신호, 독출/기입 선택신호 및 기입용 칩인에이블신호를 생성하기 위한 일련의 신호 생성기 및 카운터들로 구성된다.