복합형MOSFET document_id 1019950047629

[청구항 2] 제1항에 있어서,상기 부전압 검출 구동수단, 상기 입력전달수단, 상기 제1 및 제2 mosfet는 동일 칩형성된복합형 mosfet. [청구항 3] 제2항에 있어서,상기 검출수단은 상기 드레인단자와 상기 제2 mosfet의 드레인 사이에 접속된 제1 및 제2 저항의 직렬회로로 구성되고, 제1 및 제2 저항의 접속점을 제3 mosfet의 게이트에 접속이루어지는복합형 mosfet. [청구항 4] 제2항에 있어서,상기 검출수단은 상기 제3 mosfet의 게이트를 상기 제2 mosfet의 드레인에 접속이루어지는복합형 mosfet. [청구항 5] 제2항에 있어서,상기 검출수단은 상기 드레인단자와 상기 제2 mosfet의 드레인 사이에 접속된 제3 저항과 적어도 1개의 다이오드로 구성되고, 상기 제3 저항을 상기 제2 mosfet의 드레인과 상기 제3 mosfet의 게이트 사이에 접속하고, 상기 다이오드를 상기 제3 mosfet의 게이트와 소오스 사이에 접속이루어지는복합형 mosfet. [청구항 6] 제5항에 있어서,상기 제3 저항의 저항값을 0으로 설정이루어지는복합형 mosfet. [청구항 7] 제2항에 있어서,상기 검출수단은 각각 저항과 적어도 1개의 다이오드를 직렬 접속한 제1 및 제2 직렬회로로 구성되고, 제1 직렬회로와 제2 직렬회로를 직렬접속해서 상기 트레인단자와 상기 소오스단자 사이에 접속함과 동시에, 제1 직렬회로와 제2 직렬회로의 접속점을 제3 mosfet의 게이트에 접속이루어지는복합형 mosfet. [청구항 8] 제7항에 있어서,상기제1 및 제2 직렬회로를 구성하는 저항의 저항값을 0으로 설정이루어지는복합형 mosfet. [청구항 9] 제1항∼제8항 중 어느 한항에 있어서,상기 입력전달수단은 저항과 상기 드레인단자에서 상기 부전압 검출 구동수단을 거쳐서 게이트단자로 흐르는 전류를 저지하는 적어도 1개의 다이오드로 이루어지는 직렬회로를 게이트단자와 제2 mosfet의 게이트 사이에 접속이루어지는복합형 mosfet. [청구항 10] 제1항∼제8항 중 어느 한항에 있어서,상기 입력전달수단은 게이트단자와 제2 mosfet의 게이트 사이에 접속한 저항 및 이 저항과 상기 제3 mosfet의 드레인 사이에 접속해서 상기 드레인단자에서 상기 부전압 검출 구동수단을 거쳐서 게이트단자로 흐르는 전류를 저지하는 적어도 1개의다이오드로 이루어지는복합형 mosfet. [청구항 11] 제1항에 있어서,상기 부전압 검출 구동수단은 드레인단자의 전압이 소오스단자의 전압에 대해서 부인 것을 검출하는 검출수단과 상기 검출수단의 출력에 따라서 상기 제2 mosfet를 오프하도록 구동하는 제1 스위치수단으로 이루어지는복합형 mosfet. [청구항 12] 제11항에 있어서,상기 검출수단은 각각 저항과 적어도 1개의 다이오드를 직렬접속한 제1 및 제2 직렬회로로 구성되고, 제1 직렬회로와 제2 직렬회로를 직렬접속해서 상기 드레인단자와 상기 소오스단자 사이에 접속함과 동시에 제1직렬회로와 제2직렬회로의 접속점을 상기 제1 스위치수단의 게이트에 접속이루어지는복합형 mosfet. [청구항 13] 제12항에 있어서,상기제1 및 제2 직렬회로를 구성하는 각 저항의 저항값을 0으로 설정이루어지는복합형 mosfet. [청구항 14] 제11항∼제13항 중 어느 한항에 있어서,상기 제1 스위치수단은 소오스끼리가 접속된 제4 mosfet 및 제5 mosfet로 구성되고, 제4 mosfet의 드레인이 상기 제2 mosfet의 게이트에 접속되고, 제5 mosfet의 드레인이 상기 드레인단자에 접속되고, 제4 및 제5 mosfet의 게이트는 상기 검출수단접속되어 이루어지는복합형 mosfet. [청구항 15] 제1항∼제13항 중 어느 한항에 있어서,상기 드레인단자에 정의 전압이 인가된 경우에 온해서 상기 제1 스위치수단을 오프하도록 동작하는 제2 스위치수단을 더 마련이루어지는복합형 mosfet. [청구항 16] 제15항에 있어서,상기 제2 스위치수단은 상기 제4 mosfet의 드레인과 게이트 사이에 접속됨과 동시에 소오스끼리와 게이트끼리가 접속된 제6 및 제7 mosfet로 구성되며, 제6 및 제7 mosfet의 게이트가 상기 드레인단자접속되어 이루어지는복합형 mosfet. [청구항 17] 제1항∼제8항 중 어느 한항에 있어서,상기제2 mosfet의 스레쉬홀드를 상기 제1 mosfet의 스레쉬홀드보다 낮게 설정이루어지는복합형 mosfet. [청구항 18] 제1항∼제8항 중 어느 한항에 있어서,상기제2 mosfet의 드레인-소오스간 내압을 상기 제1 mosfet의 드레인 소오스간 내압보다 낮게 설정이루어지는복합형 mosfet. [청구항 19] 제1항∼제8항 중 어느 한항에 있어서,상기제1∼제3 mosfet의 각 게이트-소오스 사이에 게이트 파괴를 보호하기 위한 게이트보호 다이오드를 마련이루어지는복합형 mosfet. [청구항 20] 제1항∼제8항 중 어느 한항에 있어서,상기 드레인단자에 부의 전압을 인가한 경우에 상기 게이트단자의 전압저하를 클램프하는 적어도 1개의 다이오드를 상기 게이트단자와 상기 소오스단자 사이에 마련이루어지는복합형 mosfet. [청구항 21] 제1항∼제8항 중 어느 한항에 있어서,상기제1 mosfet의 온도를 검출하는 온도검출소자와 이 검출온도가 소정의 온도에 도달한 경우에 상기 제1 mosfet의 드레인전류를 제한하는 회로로 구성되는 과열 보호회로를 더 마련이루어지는복합형 mosfet. [청구항 22] 제1항∼제8항 중 어느 한 항에 있어서,상기제1 mosfet의 드레인전류를 검출하는 전류검출회로와 이 드레인전류가 소정의 전류값을 초과하지 않도록 상기 제1 mosfet의 게이트전압을 제한하는 회로로 구성되는 과전류 보호회로를 더 마련이루어지는복합형 mosfet. [청구항 23] 제1항∼제8항 중 어느 한항에 있어서,상기 드레인단자의 전압이 소정의 전압에 도달한 경우에 상기 제1 mosfet를 온시키고 상기 드레인단자의 전압이 소정의 전압을 초과하지 않도록 제한하는 과전압 보호회로를 더 마련이루어지는복합형 mosfet. [청구항 24] 제1항∼제8항 중 어느 한항에 있어서,상기제1 mosfet와 상기 제2 mosfet를 드레인기판을 공유하는 종형 mosfet로 구성이루어지는복합형 mosfet. [청구항 25] 제24항에 있어서,다이오드및 상기 각 저항을 다결정 실리콘층으로 형성함과 동시에, 상기 각 mosfet와 동일 반도체칩 상에 형성이루어지는복합형 mosfet. [청구항 26] 제21항에 있어서,상기제1 mosfet와 상기 제2 mosfet 사이에 상기 제1 mosfet의 본체용 p형 확산층보다 깊은 n형 확산층을 형성이루어지는복합형 mosfet. [청구항 27] 제24항에 있어서,상기제1 mosfet와 상기 제2 mosfet 사이에 상기 제1 mosfet의 본체용 p형 확산층보다 얕은 n형 확산층과 상기 얕은 n형 확산층과 동일 전위로 설정한 필드 플레이트를 형성이루어지는복합형 mosfet. [청구항 28] 제24항에 있어서,상기제2 mosfet를 형성하는 바로 아래의 드레인영역의 불순물농도를 상기 제1 mosfet를 형성하는 바로 아래의 드레인영역의불순물농도해서이루어지는복합형 mosfet. [청구항 29] 제28항에 있어서,상기 온도검출소자를 상기 제1 mosfet의 소오스단자용 패드에 인접하는 활성영역상에 형성이루어지는복합형 mosfet. [청구항 30] 제29항에 있어서,상기 전류검출회로를 동일 반도체칩 상에 형성이루어지는복합형 mosfet, [청구항 31] 제24항에 있어서,상기제1 mosfet의 활성영역상에 소오스단자용 패드를 마련하고, 상기 제2 mosfet의 활성영역상에 드레인단자용 패드를 마련이루어지는복합형 mosfet. [청구항 33] 제32항에 있어서,상기 반도체칩을 상기 제1 mosfet의 드레인과 상기 제2 mosfet의 드레인을 단락시키는 금속층을 갖는 패키지에 실장이루어지는복합형 mosfet. [청구항 34] 제33항에 있어서,방열휜에 접속된 상기 금속층을 갖는 패키지에 실장이루어지는복합형 mosfet.