문맥 (context)
[청구항 1]
영상신호와 문자신호를 결합하여 출력하는 온 스크린 디스플레이 시스템에 있어서
문자의 최소화소단위의 클럭인 도트클럭을 수신하여 번지지정, 기록 및 판독명령, 다수의 인에이블신호들 및 동작클럭신호들을 출력하는 시스템 및 제어회로
글자의 폰트(font)를 수직동기신호 및 도트클럭별로 코딩한 데이타를 저장하는 롬
상기의 롬에 저장된 데이타의 번지를 저장하는 램
상기의 램의 데이타에 따라 순차적으로 나온 상기의 롬의 출력을 병렬로 수신하여 상기의 수직동기신호 및 도트클럭에 동기되어 직렬로 변환된 문자신호를 출력하는 병렬입력직렬출력수단
첫번째 행에서는 글자의 좌측부위에, 마지막 행에서는 글자의 우측부위에 테두리를 만들어 주고, 첫번째 열에서는 글자의 상단부에, 마지막 열에서의 글자의 하단부에 테두리를 만들어 주는 화면의 테두리 발생수단
및 문자신호, 영상신호 및 상기의 화면의 테두리 발새수단의 출력을 수신하여 이들을 결합하여 화면에 출력하는 믹서회로를 구비한 것을 특징으로 하는 온 스크린 디스플레이 시스템
[청구항 2]
제1항에 있어서,상기의 화면의 테두리 발생수단은 상기의 시스템 및 제어회로의 출력인 제1클럭 및 제1제어신호를 수신하여 상기의 제1제어신호를 상기의 제1클럭의 한 클럭 지연시켜 글자영역을 나타내는 제2제어신호, 상기의 제2제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제3제어신호 및 상기의 제3제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제4제어신호를 출력하는 지연수단; 상기의 제3제어신호 및 상기의 제4제어신호의 반전된 신호를 수신하여 상기의 제1클럭의 한 클럭동안에만 상기의 제2제어신호와 제3제어신호가 동시에 하이논리값을 갖는 첫번째 구간에서 로우논리값을 갖는 좌측테두리 발생수단; 상기의 제1제어신호의 반전된 신호 및 상기의 제2제어신호를 수신하여 상기의 제1클럭의 한 클럭동안에만 상기의 제2제어신호와 제3제어신호가 동시에 하이논리값을 갖는 마지막 구간에서 로우논리값을 갖는 우측테두리 발생수단; 상기의 좌측테두리 발생수단의 출력 및 상기의 우측테두리 발생수단의 출력을 부정논리곱하는 제1부정논리곱수단; 상기의 제2, 제3제어신호 및 글자의 상부를 나타내는 신호를 부정논리곱하는 제2부정논리곱수단; 첫번째 글자열을 가르키는 신호 및 상기의 제2부정논리곱수단의 출력을 부정논리곱하여 글자의 상부 테두리 신호를 출력하는 제3부정논리곱수단; 마지막 글자열을 가르키는 시호 및 상기의 제2부정논리곱수단의 출력을 부정논리곱하여 글자의 하부 테두리 신호를 출력하는 제4부정논리곱수단; 상기의 글자의 상부 테두리 신호 및 글자의 하부 테두리 신호를 수신하여 이들을 부정논리곱하는 제5부정논리곱수단; 및 상기의 제2부정논리곱수단의 출력와 상기의 제5부정논리곱수단의 출력을 논리합하여 화면의 상하 및 좌우측의 테두리를 생성하는 신호를 출력하는논리합수단구비한것을특징으로 하는온 스크린 디스플레이 시스템.
[청구항 3]
제2항에 있어서,상기의 좌측테두리 발생수단은 상기의 제3제어신호와 상기의 제4제어신호의 반전된 신호를 부정논리곱하는제6부정논리곱수단인것을특징으로 하는온 스크린 디스플레이 시스템.
[청구항 4]
제2항에 있어서,상기의 우측테두리 발생수단은 상기의 제1제어신호와 반전된 신호와 상기의 제2제어신호를 부정논리곱하는제7부정논리곱수단인것을특징으로 하는온 스크린 디스플레이 시스템.
[청구항 5]
제2항에 있어서,상기의 지연수단은 상기의 제1제어신호를 수신하여 상기의 제1클럭의 하강에지에 동기되어 제2제어신호를 출력하는 제1플립플롭; 상기의 제2제어신호를 수신하여 상기의 제1클럭의 하강에지에 동기되어 제3제어신호를 출력하는 제2플립플롭; 및 상기의 제3제어신호를 수신하여 상기의 제1클럭의 하강에지에 동기되어 제4제어신호를 출력하는제3플립플롭구성된것을특징으로 하는온 스크린 디스플레이 시스템.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
온 스크린 디스플레이 시스템에서 화면의 테두리를 생성하기 위해 사용되는 지연수단은 제1클럭 및 제1제어신호를 이용하여 어떠한 제어신호들을 생성하며, 각 신호는 제1클럭에 의해 어떻게 지연되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation지연수단이 제1클럭과 제1제어신호를 사용하여 생성하는 제어신호들의 종류와 각 신호가 제1클럭에 의해 지연되는 방식을 파악해야 한다.
-
2정보 추출
information_extraction청구항 2에서 지연수단이 제2제어신호, 제3제어신호, 제4제어신호를 생성함을 확인하고, 각 신호가 제1클럭의 한 클럭씩 지연됨을 추출한다.
- 상기의 제1제어신호를 상기의 제1클럭의 한 클럭 지연시켜 글자영역을 나타내는 제2제어신호, 상기의 제2제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제3제어신호 및 상기의 제3제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제4제어신호를 출력하는 지연수단
-
3근거 선택
evidence_selection지연수단의 동작 방식과 생성되는 신호의 관계를 명시한 청구항 2의 구절을 선택한다.
- 상기의 제1제어신호를 상기의 제1클럭의 한 클럭 지연시켜 글자영역을 나타내는 제2제어신호, 상기의 제2제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제3제어신호 및 상기의 제3제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제4제어신호를 출력하는 지연수단
-
4논리 통합
logical_integration제1제어신호가 제1클럭에 의해 1단계 지연되어 제2제어신호가 되고, 제2제어신호가 다시 1단계 지연되어 제3제어신호가 되며, 제3제어신호가 다시 1단계 지연되어 제4제어신호가 되는 계층적 구조를 통합한다.
- 상기의 제1제어신호를 상기의 제1클럭의 한 클럭 지연시켜 글자영역을 나타내는 제2제어신호, 상기의 제2제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제3제어신호 및 상기의 제3제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제4제어신호를 출력하는 지연수단
-
5결론 도출
conclusion_formulation지연수단은 제2, 제3, 제4제어신호를 생성하며, 각 신호는 이전 단계의 신호를 제1클럭의 한 클럭만큼 순차적으로 지연시켜 생성된다.
- 상기의 제1제어신호를 상기의 제1클럭의 한 클럭 지연시켜 글자영역을 나타내는 제2제어신호, 상기의 제2제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제3제어신호 및 상기의 제3제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제4제어신호를 출력하는 지연수단
-
6답변 생성
answer_generation질문에 명시된 제어신호의 종류와 지연 방식을 구조화된 형식으로 답변한다.
- 상기의 제1제어신호를 상기의 제1클럭의 한 클럭 지연시켜 글자영역을 나타내는 제2제어신호, 상기의 제2제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제3제어신호 및 상기의 제3제어신호를 상기의 제1클럭의 한 클럭 지연시켜 제4제어신호를 출력하는 지연수단
최종 답변 (final_answer)
지연수단은 제1제어신호를 이용하여 제2제어신호, 제3제어신호, 제4제어신호를 생성하며, 각 신호의 지연 방식은 다음과 같다.
1. 제2제어신호: 제1제어신호를 제1클럭의 한 클럭 지연시켜 생성
2. 제3제어신호: 제2제어신호를 제1클럭의 한 클럭 지연시켜 생성
3. 제4제어신호: 제3제어신호를 제1클럭의 한 클럭 지연시켜 생성
핵심 해석 (core_interpretation)
온 스크린 디스플레이 시스템에서 화면 테두리를 생성하기 위해, 제1클럭을 이용하여 제1제어신호를 단계적으로 한 클럭씩 지연시킴으로써 제2, 제3, 제4제어신호를 순차적으로 생성하는 기술이다.