아날로그-디지탈 변환기, 엔코더 및 기록 데이타 재생장치 document_id 1019960004155

[청구항 1] 복수개의 비트라인(bl)과 워드라인(wl) 사이에 접속되며, 관련 워드라인에 공급된 워드라인 선택 신호에 각각 응답하여, 상기 워드라인 선택 신호에따른 디지탈 출력 신호를 각각 관련 비트라인에 공급하는 복수개의 rom 셀(42)과 상기 복수개의 비트라인 중 적어도 하나의 비트라인과 이 비트라인에 접속된rom 셀을 선택하기 위해 사용되는 상기 워드라인 중 적어도 2개의 워드라인에 결합되고, 상기 적어도 2개의 워드라인에 공급된 워드라인 선택 신호에기초하여, 상기 비트라인에 접속된 rom 셀의 선택을 나타내는 출력 신호를생성하는 적어도 하나의 로직 프로세서(41)를 포함하는 것을 특징으로 하는엔코더 [청구항 2] 제 1 항에 있어서,상기 로직 프로세서는 or계이트포함하는것을특징으로 하는엔코더. [청구항 3] 제 1 항에 있어서,상기 로직 프로세서(41)는 상기 2개의 워드라인에 접속되고 소정의 간격으로 이격되며, 상기 워드라인 선택 신호의 반전이 상기 2개의 워드라인 사이에서 발생하는지를 판정하여, 상기 로직 프로세서에 접속된 상기 rom셀구동시키는것을특징으로 하는옌코더. [청구항 4] 제 3 항에 있어서,상기 로직 프로세서는복수개의디코더포함하는것을특징으로 하는엔코더. [청구항 5] 복수개의 워드라인 선택 신호에 응답하여 복수개의 비트로 구성된 디지탈 출력 신호를 출력하는 엔코더에 있어서 복수개의 워드라인(wl0∼wl31)과 적어도 2개가 상기 복수개의 비트(d0∼d4)로부터 선택된 하나의 특정 디지탈 출력 신호에 할당되고, 하나가 나머지 디지탈 출력 신호(d1∼d4)의 각각에 할당되는 복수개의 비트라인(bl)과 상기 복수개의 비트라인(bl) 및 워드라인(wl0∼wl31) 사이에 위치하고,관련 워드라인에 공급된 워드라인 선택 신호에 각각 응답하여, 디지탈 출력신호를 각각 공급하는 복수개의 rom 셀(2)과 상기 복수개의 비트라인 중 적어도 2개의 비트라인(bl0a,bl0b)에 접속되어, 상기 적어도 2개의 비트라인상에서 디지탈 신호의 배타적 논리합을 얻고 이 결과 신호를 특정한 하나의 상기 디지탈 출력 신호로서 출력하는 로직 회로(20)를 포함하는 것을 특징으로 하는 엔코더 [청구항 6] 제 5 항에 있어서,상기 특정한 하나의 디지탈 출력 신호는상기복수개의비트중최하위비트관련된것을특징으로 하는엔코더. [청구항 7] 각각 복수개의 기준 전압 및 아날로그 입력 전압을 수신하고, 서모미터 코드에 따른 한 그룹의 출력을 생성하여, 상기 수신된 아날로그 입력 전압과 인가된 각각의 기준 전압 중 하나의 기준 전압을 각각 비교하는 복수개의 비교기(cm1∼cm31)와 상기 복수개의 비교기(cm1∼cm31)에 결합되고, 상기 비교기의 출력에 응답하여 특정 어드레스를 선택하기 위한 어드레스 신호를 생성하는 복수개의어드레스 디코더(de0∼de31)와 상기 어드레스 디코더(de0∼de31)에 결합되고, 상기 어드레스 신호에 응답하여 디지탈 출력 신호를 생성하는 엔코더부(17)를 포함하는데, 상기 엔코더부는 복수개의 비트라인(bl0∼bl4) 및 워드라인(wl0∼wl31) 사이에 위치하고, 관련된 하나의 워드라인에 공급된 워드라인 선택신호로서의 상기 하나의 어드레스 신호에 각각 응답하여, 관련된 상기 비트라인의 상기 워드라인 선택 신호에 따른 디지탈 출력 신호를 각각 공급하는복수개의 rom 셀(2)과 상기 특정한 하나의 비트라인(bl0)과 이 특정한 하나의 비트라인에 접속된 rom 셀(2)을 선택하는데 사용되는 적어도 2개의 워드라인에 접속되고, 상기 접속된 적어도 2개의 위드라인에 공급된 워드라인 선택 신호에 기초하여, 상기 특정한 하나의 비트라인에 접속된 상기 rom 셀의 선택을 표시하는 출력 신호를 생성하는 적어도 하나의 논리합 게이트(18)를 포함하는 것을 특깅으로 하는 a/d 변환기 [청구항 8] 제 7 항에 있어서,상기 엔코더부(17)는 특정한 하나의 비트라인(bl0)에 접속된 상기 rom셀(2)과 논리합 회로(18) 사이에 접속된 플립플롭 회로(19)를추가포함하는것을특징으로 하는a/d 변환기. [청구항 9] 제 7 항에 있어서,상기 비교기는 각각 복수개의 증폭 유니트(42a,42b)와 : 상기 증폭 유니트를 직렬로 접속시키기 위해 상기 복수개의 증폭 유니트 사이에 제공된 적어도 하나의 커패시터(c12)와; 상기 복수개의 증폭 유니트 중 하나에 병렬로 접속되고, 상기 증폭 유니트중 하나의 출력 신호의 진폭을 억제하는진폭억제회로포함하는것을특징으로 하는a/d 변환기. [청구항 10] 제 9 항에 있어서,상기 진폭 억제 회로는 순방향 바이어스와 역방향 바이어스로 정렬된 한쌍의다이오드포함하는것을특징으로 하는a/d 변환기. [청구항 11] 제 9 항에 있어서,상기 증폭 유니트는각각인버터포함하는것을특징으로 하는a/d 변환기. [청구항 12] 제 10 항에 있어서,상기 다이오드는 각각 pn접합형인것을특징으로 하는a/d 변환기. [청구항 13] 제 10항에 있어서,상기 다이오드는 각각 mos형다이오드인것을특징으로 하는a/d 변환기. [청구항 14] 제 7 항에 있어서,상기 각각의 비교기는 복수개의 증폭 유니트(42a,42b)와; 상기 복수개의 증폭 유니트 중 하나에 병렬로 접속되고, 상기 증폭 유니트중 하나의 출력 신호의 진폭을 역제하는 진폭 억제 회로(41a,41b)를 포함하며, 상기 진폭 역제 회로는 순방향 다이오드 및 역방향 다이오드로 정렬된한쌍의다이오드포함하는것을특징으로 하는a/d 변환기. [청구항 15] 제 7 항에 있어서,상기 각각의 비교기는 각각 증폭 유니트로서의 기능을 하며,2개의 출력 단자가 있는 복수개의 차동 증폭기(43a,43b)와 : 상거 복수개의 차동 증폭기(43a,43b)를 직렬로 접속시키기 위해 제공된 복수개의 커패시터(c15,c16)와 : 상기 복수개의 차동 증폭기 중 하나에 결합되고, 상기 차동 증폭기 중 하나의 출력 신호의 진폭을 억제하며, 상기 차동 증폭기 중 하나의 2개의 출력단자 사이에 순방향 바이어스 및 역방향 바이어스로 정렬된 한쌍의 다이오드(41c,41d)를 갖는진폭억제회로구비하는것을특징으로 하는a/d 변환기. [청구항 16] 제 15 항에 있어서,상기 다이오드는 각각 pn접합형인것을특징으로 하는a/d 변환기. [청구항 17] 제 7 항에 있어서,상기 비교기는 각각 증폭 유니트로서외 기능을 하며 2개의 입력 단자가 있는 복수개의 차동 증폭기(43a,43b)와 : 상기 복수개의 차동 증폭기(43a,43b)를 직렬로 접속시키기 위해 제공된 복수개의 커패시터(c15,c16)와; 상기 복수개의 차동 증폭기(436) 증 하나에 결합되고, 상기 차동 증폭기 중하나의 입력 신호의 진폭을 억제하며, 상기 차동 증폭거 중 하나의 2개의 입력 단자 사이에 순방향 바이어스 및 역방향 바이어스로 정렬된 한쌍의 다이오드(41c,41d)를 갖는진폭억제회로구비하는것을특징으로 하는a/d변환기. [청구항 18] 복수개의 상이한 아날로그 기준 전압을 생성하는 기준 전압 발생 회로(43)와 상기 아날로그 기준 전압과 아날로그 입력 신호(ain)가 공급되고, 리셋 및 비교 동작간을 스위치할 수 있고, 상기 아날로그 입력 신호(ain)와 상기 공급된 기준 전압 중 하나를 비교하는 복수개의 비교기(cm)를 구비하며, 상기 비교기는 자신의 수보다 적어도 하나씩 작은 일군의 서모미터 코드계 출력 신호를 생성하도록 구성되며 상기 복수개의 비교기외 출력 신호에 기초한 복수개의 비트로 구성된 디지달신호를 생성하는 엔코더(32)와 상기 복수개의 비교기(cm)에 결합되고, 상기 복수개의 비교기 중 적어도하나가 리셋 동작을 수행하도록 하며, 나머지 비교기가 비교 동작을 수행하도록 하기 위한 방식으로 상기 복수개의 비교기를 제어하는 제어 회로(31)와 상기 제어 회로(31)에 의해 제어되고, 상기 복수개의 비교기(cm)와 상기엔코더(32) 사이에 제공되며, 상기 일군의 서모미터 코드계 출력 신호로서의비교 동작을 수행하는 비교기의 출력 신호를 상기 엔코더(32)에 선택적으로제공하는 제1 선댁 회로(44)와 상기 제어 회로(31)에 의해 제어되고, 상기 기준 전압 발생 회로(43)와 상기 복수개의 비교기(cm) 사이에 제공되며, 상기 기준 전압 발생 회로(43)에 의해 생성된 상기 복수개의 아날로그 기준 전압을, 리셋 동작에 관련된 상기 하나의 비교기와 비교 동작에 관련된 나머지 비교기에 선택적으로 분배하는 제2 선댁 회로(45)를 포함하는 것을 특깅으로 하는 a/d 변환기 [청구항 19] 제 18 항에 있어서,상기 비교기는각각초퍼형인것을특징으로 하는a/d 변환기. [청구항 20] 아날로그 신호로서 외부에서 공급된 판독 신호(rd)를 증폭하는 증폭기(11)와 상기 증폭기(11)의 출력 신호로부터 고주파수 신호 성분을 제거하는 필터(12)와 상기 필터(12)의 아날로그 출력 신호를 디지탈 신호로 변환하는 청구항 제18항에 기재된 a/d 변환기(13)와 상기 a/d 변환기로부터 상기 디지탈 신호 출력이 공급되고, 이 디지탈 신호를 후속 단의 회로에 적응시키는 등화기(14)를 포함하는 것을 특깅으로 하는 반도체 집적 회로 [청구항 22] 제 21 항에 있어서,상기 오프셋 전압 소거 회로(216)는 상기 a/d 변환기(215)의 상기 출력 신호에 기초한 오프셋 전압을 검출하는 검출 회로부(218)와; 상기 오프셋 전압을 감소시키기 위해 디지달 신호를 생성하는 연산 회로부(223)와; 상기 검출부(218)의 출력 신호에 응답하여, 상기 연산 회로부(223)를 제어하기 위한 복수개의 제어 신호를 생성하는 제어 회로(219)와; 상기 제어 회로부(219)로부터의 오프셋 클록 신호 출력에 응답하여 상기 연산 회로부(223)의 출력 신호를 수신해서, 상기 수신된 출력 신호를 상기d/a 변환기(217)에 출력하는출력 레지스터포함하는것을특징으로 하는반도체 집적 회로. [청구항 23] 제 21 항에 있어서,상기 오프셋 전압 소거 회로(216)는 상기 a/d 변환기(215)의 출력 신호에 기초한 오프셋 전압을 검출하는 비교기(218)와; 상기 비교기의 출력 신호에 기초하여 복수개의 제어 신호를 생성하는 제어회로(219)와; 상기 복수개의 제어 신호에 응답하여, 상기 d/a 변환기(217)의 아날로그출력 전압에서의 유니트 변화량을 선택하고, 이 유니트 변화량을 나타내는디지탈 신호를 출력하는 최하위 비트(lsb) 셀렉터(222)와 : 상기 제어 회로(219)와 상기 최하위 비트 셀렉터(222)에 접속되며, 상기 제어 신호 중 하나에 응답하여 가산 및 감산을 수행하는 가산기/감산기(223)와; 상기 제어 회로(219)와 상기 가산기/감산기(223)에 접속되며, 상기 제어 회로(219)로부터의 오프셋 클록 신호 출력에 응답하여 상기 가산기/감산거의출력 신호를 수신하고, 상기 수신된 출력 신호를 상기 d/a 변환기(217)에 출력하는 출력 레지스터(224)를 포함하는데, 상기 가산기/감산기(223)는 최하위 비트 셀렉터(222)의 출력 신호와 상기 출력 레지스터(224)의 출력 신호를 수신하고, 상기 출력 신호의 가산 또는 감산 연산을 수행하여,연산결과를상기출력 레지스터제공하는것을특징으로 하는반도체 집적 회로. [청구항 24] 제 23 항에 있어서,상기 최하위 비트셀렉터(222)는 상기 제어 회로(219)로부터의 상기 제어신호 중 하나에 응답하여 러프-동작 모드 또는 파인-동작 모드 중 하나를 선택하고, 상기 선택된 모드에 따른 출력을 생성하며, 상기 a/d 변환기(215)의 하나의 최하위 비트와 동일한 상기 d/a 변환기(217)의 이진 코드값은상기 최하위 비트 셀렉터로부터 상기 러프-동작 모드로 출력되고, 상기 a/d변환기(215)의 상기 최하위 비트의 1/4과 동일한 상기 d/a 변환기(217)의이진 코드값은 상기 파인-동작 모드출력되는것을특징으로 하는반도체집적 회로. [청구항 25] 서보 영역과 데이타 영역이 있는 복수개의 섹터를 구비하는 기록 매체로부터 데이타를 판독하고, 이 판독 데이타를 나타내는 아날로그 데이타 신호를 출력하는 데이타 판독 장치(201)와 상기 아날로그 데이타 신호를 디지달 신호로 변환하는 a/d 변환 유니트(206)와 상기 a/d 변환 유니트(206)로부터 출력된 상기 디지탈 신호를 디지탈 처리하는 디지탈 신호 처리 유니트(207,208,210)를 포함하는데, 상기 a/d 변환 유니트(206)는 상기 데이타 판독 장치가 상기 복수개의 섹터 각각에 있는 서보 영역을 엑세스할 때, 상기 데이타 판독 장치로부터 출력된 제어 신호에 응답하여 상기아날로그 데이타 신호가 상기 a/d 변환 유니트(206)에 입력되는 것을 금지시키는 스위치 회로(212)와 상기 데이타 판독 장치(201)로부터의 상기 아날로그 데이타 신호를 상기 스위치 회로(212)를 통해 수신해서 이 수신된 아날로그 데이타 신호를 출력하는 전단 회로(214)와 상기 전단 회로(214)로부터의 아날로그 데이타 신호를 디지탈 신호로 변환하는 a/d 변환기(215)와 상기 전단 회로(214)로부터 상기 a/d 변환기(215)에 상기 아날로그 신호의 긍급이 금지되면, 상기 a/d 변환기(215)로부터 출력된 디지탈 신호에기초하여, 상기 전단 회로(214)로부터 상기 a/d 변환기(215)에 공급된 오프셋 전압을 감소시키기 위한 디지탈 신호를 생성하여 출력하는 오프셋 전압소거 회로(216)와 상기 전단 회로(214)와 상기 오프셋 전압 소거 회로(216)에 접속되고, 상기오프셋 전압 소거 회로(216)의 디지탈 출력 신호를 아날로그 신호로 변환하는 d/a 변환기(217)를 포함하며, 상기 오프셋 전압은 상기 d/a 변환기(217) 로부터 상기 전단 회로(214)에 공급된 상기 아날로그 신호에 의해 소거되는 것을 특징으로 하는 기록 데이타 재생 장치