가공데이터 · 특허 지식베이스

플레쉬 A/D 변환기 document_id 1019960007380

출원번호
1019960007380
분류
전기(H섹션)
문맥 (context)
[청구항 1] n비트 a/d 변환기에 있어서 제1공급전압 및 제2공급전압 사이에 2 n 개의 저항이 직렬연결되고, 상기 각 저항의 접속점에서 2 n-1 개의 기준전압을 출력하는 기준전압 발생수단 상기 기준전압 발생수단에서 출력되는 격번째의 기준전압과 아나로그 입력신호를 각각 비교하는 제1 내지 제m비교기(m=2 (n-1) -1)를 포함하는 비교수단 상기 비교수단의 각 비교기의 출력에 따라 2 (n-1) 비트의 어드레스를 발생하는 어드레스 발생수단 상기 어드레스 발생수단에서 발생되는 2 (n-1) 비트의 어드레스에 따라 디지탈워드의 상위(n-1)비트를 출력하는 상위 디지탈워드 발생수단 상기 어드레스 발생수단에서 발생되는 2 (n-1) 비트의 어드레스에 따라 상기 기준전압 발생수단의 격번째의 기준전압을 제외한 나머지 기준전압중의 하나를 선택하고, 선택된 기준전압을 상기 아나로그 입력신호와 비교하여, 이에 따라 상기 디지탈워드의 lsb를 출력하는 lsb 디지탈워드 발생수단 상기 상위 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 상위 (n-1)비트 및 상기 lsb 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 lsb를 래치하는 래치수단을 포함하는 것을 특징으로 하는 플레쉬 a/d 변환기 [청구항 2] 제1항에 있어서,상기 기준전압 발생수단의 2n개의저항의크기동일한것을특징으로 하는플레쉬 a/d 변환기. [청구항 3] 제1항에 있어서,상기 비교수단의 아나로그 입력신호는샘플앤드홀드 회로출력신호인것을특징으로 하는플레쉬 a/d 변환기. [청구항 4] 제1항에 있어서,상기 어드레스 발생수단은, 공급전압(vcc) 및 상기 제1비교기의 출력을 입력으로 받아 논리동작을 수행하는 제1논리게이트와, 상기 제1 내지 제m비교기(m=2(n-1)-1)에서 서로 이웃하는 2개 비교기의 출력을 입력으로 발아 논리동작을 수행하는 제2 내지 제m논리게이트(m=2(n-1)-1)와, 상기 제m비교기의 출력 및 접지전압(vss)을 입력으로 받아 논리동작을 수행하는 제m+1논리게이트구성되는것을특징으로 하는플레쉬 a/d 변환기. [청구항 5] 제4항에 있어서,상기 제1 내지제m+l논리게이트(m=2(n-1)-1)는 두개의 입력레벨이 서로 다를 때에만 하이레벨출력하는것을특징으로 하는플레쉬 a/d 변환기. [청구항 6] 제1항에 있어서,상기 상위 디지탈워드 발생수단은 pla 및 rom중 선택된 어느하나구성되는것을특징으로 하는플레쉬 a/d 변환기. [청구항 7] 제1항에 있어서,상기lsb 디지탈워드 발생수단은, 입력단이 상기 기준전압 발생수단의 격번째의 기준전압을 제외한 나머지 기준전압에 각각 접속되고 출력단이 공통으로 접속되는 2(n-1)개의 스위치와, 상기 공통으로 접속된 출력단에서 출력되는 신호와 상기 아나로그 입력신호를 비교하는비교기포함하는것을특징으로 하는플레쉬 a/d 변환기. [청구항 8] 제7항에 있어서,상기2(n-1)개의 스위치의 각 제어신호는 상기 어드레스 발생수단에서 발생되는 2(n-1)비트의 어드레스의 각 비트이고, 상기 각 스위치는 각 제어신호가 하이레벨일때입력단의데이터를출력단전달하는것을특징으로 하는플레쉬 a/d 변환기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
n비트 플래시 A/D 변환기에서 상위(n-1)비트의 디지탈워드와 LSB를 각각 생성하여 최종적으로 디지탈워드를 완성하기 위해 사용되는 구성요소는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    n비트 플래시 A/D 변환기에서 상위(n-1)비트와 LSB를 결합하여 최종 디지탈워드를 완성하는 구성요소를 찾는다.

  2. 2정보 추출information_extraction

    청구항 1에서 상위(n-1)비트를 출력하는 수단, LSB를 출력하는 수단, 그리고 이 둘을 결합하는 수단을 추출한다.

    • 상기 상위 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 상위 (n-1)비트 및 상기 lsb 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 lsb를 래치하는 래치수단
  3. 3근거 선택evidence_selection

    상위 비트와 LSB를 결합하여 최종 워드를 완성하기 위해 사용되는 구체적인 구성요소인 '래치수단'을 선택한다.

    • 상기 상위 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 상위 (n-1)비트 및 상기 lsb 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 lsb를 래치하는 래치수단
  4. 4논리 통합logical_integration

    상위 디지탈워드 발생수단과 LSB 디지탈워드 발생수단이 각각의 비트를 생성하고, 래치수단이 이들을 래치함으로써 최종 디지탈워드가 완성되는 구조임을 파악한다.

    • 상기 상위 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 상위 (n-1)비트 및 상기 lsb 디지탈워드 발생수단에서 발생되는 상기 디지탈워드의 lsb를 래치하는 래치수단
  5. 5결론 도출conclusion_formulation

    질문에서 요구하는 '최종적으로 디지탈워드를 완성하기 위해 사용되는 구성요소'는 래치수단이다.

    • 래치수단
  6. 6답변 생성answer_generation

    추출된 구성요소인 '래치수단'을 답변으로 작성한다.

    • 래치수단
최종 답변 (final_answer)
래치수단
핵심 해석 (core_interpretation)
본 발명은 상위(n-1)비트를 생성하는 상위 디지탈워드 발생수단과 LSB를 생성하는 LSB 디지탈워드 발생수단의 출력을 래치수단으로 결합하여 최종 n비트 디지탈워드를 완성하는 플래시 A/D 변환기 구조에 관한 것이다.