고속의 동벡터 복호회로 document_id 1019960008373

[청구항 1] 영상복호화시스템에서, 영상데이타와 함께 가변장부호화되어 비트스트림으로 전송되는 동벡터를 복호화하기 위한 회로에 있어서 가변장부호화에 의한 비트 데이타를 입력받아 가변장복호화하고, 가변장복호화된 비트 데이타중 동벡터 복호에 관련한 데이타를 출력하는 가변장복호기 상기 가변장복호기로부터 인가되는 동벡터 복호에 관련한 데이타를 입력받아 동벡터 복호화하는 동벡터 복호수단 상기 동벡터 복호수단에서 복호화된 동벡터를 입력받아 저장하는 fifo메모리 한 프레임분의 복원된 영상데이타를 저장하는 메모리 및 상기 메모리에 저장된 한 프레임분의 복원된 영상데이타중 상기 fifo메모리로부터 읽어들인 동벡터에 의해 저장되는 영상데이타를 입력받아 역이산여현변환된 영상데이타와 가산하여 복원된 영상데이타를 상기 메모리에 저장함과 아울러 디스플레이부로 출력하는 동보상기를 포함하며, 상기 동벡터 복호수단은, 상기 가변장복호기부터 동벡터 복호에 관련한 데이타를 입력받아 동벡터레인지결정코드(f_code), 동벡터코드(m_code), 동벡터잔여코드(m_resi)를 파라미터별로 저장하는 파라미터저장부 동벡터복호부에서 복호화된 동벡터를 이전동벡터로 저장하는 이전동벡터저장부 상기 파라미터저장부에 저장된 동벡터레인지결정코드(f_code), 동벡터코드(m_code), 동벡터잔여코드(m_resi)와 상기 이전동벡터저장부에 저장된 이전동벡터를 읽어들여 동벡터를 복호화하는 동벡터복호부 상기 이전동벡터저장부에 저장된 이전동벡터를 읽어들여 필요한 갯수 만큼의 듀얼동벡터를 만들어 출력하는 듀얼프라임부 및 상기 가변장복호기로부터 동벡터 복호에 관련한 데이타를 입력받아 상기 각 부의 동작을 제어하며, 상기 이전동벡터와 상기 듀얼동벡터중 하나를 선택하여 상기 fifo메모리로 출력하는 동벡터제어부로 이루어지는 것을 특징으로 하는 고속의 동벡터 복호회로 [청구항 2] 제1항에 있어서,벡터복호부는파이프라인방식의구성갖는것을특징으로 하는고속의 동벡터 복호회로. [청구항 3] 제2항에 있어서,벡터복호부는 mpeg-2 규격에 근거하는 경우, 동벡터코드(m_code)를 입력받아 1클럭 지연하여 출력하는 지연기와, 동벡터코드(m_code)를 절대치한 후 1를 감산하여 출력하는 절대연산기, 및 절대연산된 동벡터코드를 지연하여 출력하는 지연기로 된 절대연산부; 상기 파라미터저장부에서 동벡터레인지결정코드(f_code)와 동벡터잔여코드(m_resi)를 입력받고, 상기 절대연산된 동벡터코드[abs(m_code)-1]를 동벡터레인지결정코드(f_code)에 따라 좌측 시프트하며, 동벡터잔여코드(m_resi)의 유효한 비트부분 이외의 비트부분을 마스크하는 시프터기와, 상기 1클럭 지연된 동벡터코드(m_code_1d)와 상기 동벡터레인지결정코드(f_code)를 입력받아 동벡터코드가 0이거나 동벡터레인지결정코드가 1인 경우의 조건을 로직연산하는 조건로직기와, 시프트된 동벡터코드와 마스크된 동벡터잔여코드와 1클럭 지연된 동벡터코드 및 조건로직신호를 각각 지연하여 출력하는 지연기들로 된 제 1델타산출부; 상기 제 1델타산출부에서 출력되는 마스크된 동벡터잔여코드와 시프트된 동벡터코드를 가산하고 캐리입력단에 인가되는 1를 가산하여 델타값을 산출하는 가산기와, 상기 델타값과 2클럭 지연된 동벡터코드와 조건로직신호를 각각 지연하여 출력하는 지연기들로 된 제 2델타산출부; 상기 제 2델타산출부에서 산출된 델타값과 상기 3클럭 지연된 동벡터코드를 입력받아 상기 조건로직신호에 따라 하나를 선택하여 최종 델타값으로 결정하며 산출된 델타값이 결정되는 경우 동벡터코드가 0보다 작으면 결정된 델타값을 반전하여 출력하는 델타결정기와, 결정된 델타값과 3클럭 지연된 동벡터코드의 사인(sign)비트를 각각 지연하여 출력하는 지연기들로된 델타결정부; 상기 이전동벡터저장부에서 읽어들인 이전동벡터를 상기 동벡터제어부의 제어에 따라 그대로 출력하거나 2로 나누어 출력하는 제산기와, 상기 제산기에서 출력되는 이전동벡터와 상기 델타결정부에서 결정된 델타값 및 사인비트를 가산하여 현재 동벡터를 산출하는 가산기, 및 산출된 동벡터를 지연하여 출력하는 지연기로 된 동벡터결정부; 및 상기 동벡터결정부에서 산출된 현재 동벡터와 상기 파라미터저장부에서 읽어들인 동벡터레인지결정코드(f_code)에 의한 동벡터레인지와 비교하여 현재 동벡터가 동벡터레인지의 최소치보다 작으면 동벡터레인지를 더하고 동벡터레인지의 최대치보다 크면 동벡터레인지를 감산하여 레인지를 조정하는 레인지조정기와, 상기 동벡터제어부의 제어에 따라 레인지조정된 동벡터를 그대로 출력하거나 2를 곱하여 출력하는 승산기, 및 승산기의 출력을 지연하여 복호화된 동벡터로 상기 이전동벡터저장부에 출력하는 지연기로된 레인지조정부를 구비하며, 상기 절대연산부, 제 1델타산출부, 제 2델타산출부, 델타결정부, 동벡터결정부, 레인지조정부의 각 동작은1클럭단위로이루어지는것을특징으로 하는고속의 동벡터 복호회로. [청구항 4] 제3항에 있어서,벡터제어부는 동벡터 복호에 관련한 데이타를 입력받고, 현재 동벡터가 프레임픽춰의 필드구조에서 수직성분인 경우 상기 동벡터결정부의 제산기에서 이전동벡터를 2로 나누고, 상기 레인지조정부의 승산기에서 레인지 조정된현재동벡터제어하는것을특징으로 하는고속의 동벡터 복호회로. [청구항 5] 제4항에 있어서,벡터제어부는 동벡터의 종류가 p-픽춰인 경우에 상기 듀얼프라임부로부터 인가되는 듀얼동벡터를 선택하고, 그 이외 에는 상기 이전동벡터저장부로부터 인가되는 동벡터를 선택하여 상기 fifo메모리출력하는것을특징으로 하는고속의 동벡터 복호회로. [청구항 6] 제3항에 있어서,벡터복호부는 한개의 동벡터를 복호화하는데 6클럭이 필요하며, n개의 동벡터를 복호화하는 데 6+(n-1)개의클럭필요한것을특징으로 하는고속의 동벡터 복호회로.