문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 소정의 도전층은 반도체장치의 퓨즈라인인것을특징으로 하는반도체장치.
[청구항 3]
제 2 항에 있어서,상기 퓨즈라인은 단일 형태의 퓨즈라인인것을특징으로 하는반도체장치.
[청구항 4]
제 2 항에 있어서,상기 퓨즈라인은 적어도 2개이상의 멀티 퓨즈라인형태인것을특징으로 하는반도체장치.
[청구항 5]
제 1 항 및 제 4 항에 있어서,상기 도전층이 멀티 퓨즈라인형태인 경우, 상기 금속패드는 인접한 퓨즈라인과 퓨즈라인 사이의 상기 식각된절연층전면형성되는것을특징으로 하는반도체장치.
[청구항 6]
제 1 항에 있어서,상기 금속패드는 이층 금속막(dlm)구조의반도체소자의제 2 층금속막형성된것특징으로 하는반도체장치.
[청구항 7]
제 1 항에 있어서,상기 금속패드는 상기 도전층상의 상기 절연층의 식각될측면부위형성됨을특징으로 하는반도체장치.
[청구항 9]
제 8 항에 있어서,상기 금속패드가 보호막패턴 사이에 패시베이션막형성된것을특징으로 하는반도체장치.
[청구항 10]
제 8 항에 있어서,상기 보호막패턴이 경사진측면갖는것을특징으로 하는반도체장치.
[청구항 11]
제 8 항에 있어서,상기 금속패드는 반도체장치의 스크라이브 라인지역형성되는것을특징으로 하는반도체장치.
[청구항 12]
제 8 항에 있어서,상기 금속패드는 반도체장치의 패드형성을 위한 식각공정시 식각 베리어역할하는것을특징으로 하는반도체장치.
[청구항 13]
제 8 항에 있어서,상기 금속패드는 이층 금속막(dlm)구조의반도체소자의제2층금속막형성된것특징으로 하는반도체장치.
[청구항 23]
제 14 항에 있어서,상기 보호막패턴을 마스크로 이용하여 노출된 상기 패시베이션막 및 그 하부의 절연층들을 식각하는 단계에서 상기 금속패드가 식각 배리어역할하는것을특징으로 하는반도체장치 제조방법.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
도전층이 멀티 퓨즈라인 형태인 반도체장치에서 금속패드가 형성되는 위치는 어디인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation도전층이 멀티 퓨즈라인 형태일 때 금속패드가 형성되는 구체적인 위치를 찾는 것이다.
-
2정보 추출
information_extraction청구항 4에서 도전층이 멀티 퓨즈라인 형태임을 확인하고, 청구항 5에서 해당 조건 시 금속패드의 위치를 설명하는 문구를 추출한다.
- 상기 도전층이 멀티 퓨즈라인형태인 경우, 상기 금속패드는 인접한 퓨즈라인과 퓨즈라인 사이의 상기 식각된절연층전면형성되는것
-
3근거 선택
evidence_selection질문 조건(멀티 퓨즈라인)과 직접적으로 대응하는 청구항 5의 내용을 근거로 선택한다.
- 상기 금속패드는 인접한 퓨즈라인과 퓨즈라인 사이의 상기 식각된절연층전면형성되는것
-
4논리 통합
logical_integration도전층이 멀티 퓨즈라인인 경우, 금속패드는 인접한 퓨즈라인들 사이의 식각된 절연층 전면에 형성된다는 논리를 도출한다.
-
5결론 도출
conclusion_formulation추출된 근거를 바탕으로 금속패드의 형성 위치를 정리한다.
-
6답변 생성
answer_generation질문에 대한 답변을 추출된 문구 그대로 작성한다.
최종 답변 (final_answer)
인접한 퓨즈라인과 퓨즈라인 사이의 상기 식각된절연층전면
핵심 해석 (core_interpretation)
멀티 퓨즈라인 구조를 갖는 반도체장치에서 금속패드가 인접한 퓨즈라인 사이의 식각된 절연층 전면에 형성됨을 명시하여 소자의 구조적 특징을 정의한다.