가공데이터 · 특허 지식베이스

저소비 전력형의 반도체 기억장치 및 저소비 전력화를 실현하기 위해 반도체 기억장치에 이용하는 박막 트랜지스터 document_id 1019960028142

출원번호
1019960028142
분류
전기(H섹션)
문맥 (context)
[청구항 3] 제1항에 있어서,상기 제3항 저항 수단(r3)은, 실질적으로 상기 동일한 저항값 및 구성을 가지는 1개 또는 복수개의 제3저항 소자포함하는반도체 기억 장치. [청구항 4] 제3항및 제3저항 소자(r)는,박막 트랜지스터인반도체 기억 장치. [청구항 5] 제2항에 있어서,상기 제3저항 수단(r3)은, 실질적으로 상기 동일한 저항값 및 구성을 가지는 1개 또는 복수개의 제3저항 소자포함하는반도체 기억 장치. [청구항 6] 제5항에 있어서,상기제1, 제2 및 제3저항 소자박막 트랜지스터인반도체 기억 장치. [청구항 7] 제1항에 있어서,상기 제1라인과 상기 제2 라인 사이에서, 상기 제1 및 제2저항 수단(r1, r2)과 직렬로 접속되는 제4저항 수단(r4, r5)을 더 포함하고, 상기 제4저항 수단(r4, r5)은, 실질적으로 상기 동일한 저항값 및 구성을 가지는 1개 또는 복수개의 제4저항 소자(r)와, 상기 제4저항 소자(r)를 단락하는 제1퓨즈(f)를 포함하고, 상기 제1퓨즈(f)의 절단에 의해, 상기 제1도전형의 제2의 트랜지스터(qp2)가 오프되는 조건으로서의 상기 소정의 전압의 값조절하는반도체 기억 장치. [청구항 8] 제1항에 있어서,상기 제1저항 수단(r1)은, 복수개의 제1저항 소자를 포함하고, 복수개의 상기 제1저항 소자(r) 중에서 적어도 1개는, 제2퓨즈에 의해 단락되고, 상기 제2퓨즈(f)의 절단에 의해, 상기 제1저항 수단(r1)의 저항값조절하는반도체 기억 장치. [청구항 9] 제1항에 있어서,상기 제2저항 수단(r2)은, 복수개의 상기 제2저항 소자(r)를 포함하고, 복수개의 상기 제2저항 소자(r) 중에서 적어도 1개는, 제3퓨즈(f)에 의해 단락되고, 상기 제3퓨즈(f)의 절단에 의해, 상기 제2저항 수단(r2)의 저항값조절하는반도체 기억 장치. [청구항 10] 제2항에 있어서,상기 제1라인과 상기 제2 라인 사이에서, 상기 제1 및 제2저항 수단(r1, r2)과 직렬로 접속되는 제4저항 수단(r4, r5)을 더 포함하고, 상기 제4저항 수단(r4, r5)은, 실질적으로 상기 동일의 저항값 및 구성을 가지는 1개 또는 복수개의 제4저항 소자(r)와, 상기 제4저항 소자(r)를 단락하는 제1퓨즈(f)를 포함하고, 상기 제1퓨즈(f)의 절단에 의해, 상기 제1도전형의 제2의 트랜지스터(qn2)가 오프되는 조건으로서의 상기 소정의 전압의 값조절하는반도체 기억 장치. [청구항 11] 제2항에 있어서,상기 제1저항 수단(r1)은, 복수개의 제1저항 소자(r)를 포함하고, 복수개의 상기 제1저항 소자(r) 중에서 적어도 1개는, 제2퓨즈에 의해 단락되고, 상기 제2퓨즈의 절단에 의해, 제1저항 수단(r1)의 저항값조절하는반도체 기억 장치. [청구항 12] 제2항에 있어서,상기 제2저항 수단(r2)은, 복수개의 상기 제2저항 소자(r)를 포함하고, 복수개의 상기 제2저항 소자(r) 중에서 적어도 1개는, 제3퓨즈에 의해 단락되고, 상기 제3퓨즈의 절단에 의해, 상기 제2저항 수단(r2)의 저항값조절하는반도체 기억 장치. [청구항 15] 제13항에 있어서,상기 제1캐패시턴스 수단(c1)은, 실질적으로 동일한 캐패시턴스값을 가지는 1개 또는 복수개의 제1캐패시턴스 소자(c)를 포함하고, 상기 제2캐패시턴스 수단(c2)은, 실질적으로 상기 동일한 캐패시턴스값을 가지는 1개 또는 복수개의 제2캐패시턴스 소자포함하는반도체 기억 장치. [청구항 16] 제14항에 있어서,상기 제1캐패시턴스 수단(c1)은, 실질적으로 동일한 캐패시턴스값을 가지는 1개 또는 복수개의 캐패시턴스 소자를 포함하고, 상기 제2캐패시턴스 수단(2)은, 실질적으로 상기 동일한 캐패시턴스값을 가지는 1개 또는 복수개의 제2캐패시턴스 소자포함하는반도체 기억 장치. [청구항 19] 제18항에 있어서,상기 절연 수단(27)의 두께는, 상기 반도체 기억 장치의 메모리 셀에 있어서, 부하 소자이용되는박막 트랜지스터의 제어 전극 절연막보다 두꺼운 박막 트랜지스터.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1항 및 제2항을 인용하는 청구항들에 기재된 내용에 근거할 때, 제4저항 수단(r4, r5)에 포함된 제1퓨즈(f)가 절단됨으로써 조절되는 대상은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    제4저항 수단(r4, r5)에 포함된 제1퓨즈(f)가 절단될 때 조절되는 대상이 무엇인지 청구항 문맥을 통해 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 7과 청구항 10에서 제4저항 수단(r4, r5)과 제1퓨즈(f)의 구성 및 기능을 확인한다.

    • 상기 제4저항 수단(r4, r5)은, 실질적으로 상기 동일한 저항값 및 구성을 가지는 1개 또는 복수개의 제4저항 소자(r)와, 상기 제4저항 소자(r)를 단락하는 제1퓨즈(f)를 포함하고, 상기 제1퓨즈(f)의 절단에 의해, 상기 제1도전형의 제2의 트랜지스터(qp2)가 오프되는 조건으로서의 상기 소정의 전압의 값조절하는
  3. 3근거 선택evidence_selection

    제1퓨즈의 절단이 '상기 소정의 전압의 값조절'로 이어진다는 구절을 선택한다.

    • 상기 제1퓨즈(f)의 절단에 의해, 상기 제1도전형의 제2의 트랜지스터(qp2)가 오프되는 조건으로서의 상기 소정의 전압의 값조절하는
  4. 4논리 통합logical_integration

    제1퓨즈(f)가 절단되면 제2의 트랜지스터가 오프되는 조건이 변하며, 결과적으로 소정의 전압의 값이 조절됨을 알 수 있다.

    • 상기 제1퓨즈(f)의 절단에 의해, 상기 제1도전형의 제2의 트랜지스터(qp2)가 오프되는 조건으로서의 상기 소정의 전압의 값조절하는
  5. 5결론 도출conclusion_formulation

    따라서 제1퓨즈의 절단으로 인해 조절되는 대상은 '상기 소정의 전압의 값'이다.

  6. 6답변 생성answer_generation

    질문에 대한 직접적인 답변으로 '상기 소정의 전압의 값'을 추출하여 제시한다.

최종 답변 (final_answer)
상기 소정의 전압의 값
핵심 해석 (core_interpretation)
제4저항 수단 내의 제1퓨즈가 절단됨으로써 특정 트랜지스터가 오프되는 조건을 변화시켜, 소정의 전압 값을 조절하는 기술적 메커니즘을 나타낸다.