반도체 기억 장치 및 그 제조 방법 document_id 1019960029464

[청구항 4] 제3항에 있어서,상기 반도체 기판과 상기 제1플러그가상기반도체기판의표면및측면있는것을특징으로 하는반도체 기억 장치. [청구항 5] 제4항에 있어서,상기 제1층간 절연막과 상기 제1플러그 및 제2플러그를 덮는 제2층간 절연막과, 상기 제2층간 절연막에 형성되고, 상기 제1플러그에 이르는 비트선 컨택트 홀과, 상기 비트선 컨택트 홀을 충전하는 제3플러그를 더 포함하고, 상기 비트선은 상기 제3플러그에 접속되고, 상기 제3플러그와 상기 제1플러그가상기제1플러그상면및측면있는것을특징으로 하는반도체 기억 장치. [청구항 6] 제4항에 있어서,상기 제1플러그의 상기 게이트 전극에 연하는 방향의 치수가 상기 소자 영역의 상기 게이트 전극에 연하는 방향의 치수와 거의 같은 것특징으로 하는반도체 기억 장치. [청구항 7] 제4항에 있어서,상기 제1플러그가 소자 분리 영역과 상기 소자 영역과의 경계 근방에서만 상기 소자 분리 영역 상에서 기판 표면보다 깊은위치연장되어있는것을특징으로 하는반도체 기억 장치. [청구항 9] 제8항에 있어서,상기 제1층간 절연막에 형성된 제2컨택트 홀을 통해 상기 소자 영역의 제3부분에 접촉하는제2도전막더포함하는것을특징으로 하는반도체 기억 장치. [청구항 10] 제9항에 있어서,상기 제2층간 절연막및 상기 비트선 층 상에 형성된 제3층간 절연막; 상기 제2 및 제3층간 절연막에 형성되고 상기 제2도전막에 개구가 형성된 제3컨택트 홀;및 상기 제3층간 절연막 상에 형성되고, 상기 제3컨택트 홀을 통해 상기 제2도전막에 접촉하는전극층더포함하는것을특징으로 하는반도체 기억 장치. [청구항 11] 제10항에 있어서,상기 전극층 상에 형성된 캐패시터 절연막;및 상기 캐패시터 절연막 상에 형성된플레이트전극층더포함하는것을특징으로 하는반도체 기억 장치. [청구항 12] 제8항에 있어서,상기 게이트 전극은 상기 소자 영역 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 연장된 게이트 도전층, 상기 게이트 도전층의 상면 상에 형성된 보호막, 및 상기 게이트 도전층의 측면 상에 형성된보호막포함하는것을특징으로 하는반도체 기억 장치. [청구항 13] 제8항에 있어서,상기 소자 분리막은 상기 반도체 기판에 형성된 얕은 트렌치(shallow trench)내에 제공된산화막포함하는것을특징으로 하는반도체 기억 장치. [청구항 14] 제8항에 있어서,상기 제1도전막은폴리실리콘포함하는것을특징으로 하는반도체 기억 장치. [청구항 15] 제9항에 있어서,상기 제2도전막은폴리실리콘포함하는것을특징으로 하는반도체 기억 장치. [청구항 16] 제8항에 있어서,상기 제1도전막의 상면, 상기 게이트 전극의 상면 및 상기 제1층간 절연막의 상면이동일평면이루는것을특징으로 하는반도체 기억 장치. [청구항 18] 제17항에 있어서,상기 용량 소자는 상기 제3층간 절연막 상에 순차적으로 형성된 스토리지 노드 전극, 캐패시터 절연막 및 플레이트 전극을 포함하며, 상기 스토리지 노드 전극은 상기 스토리지 노드 컨택트 홀을 통해상기제2도전막접촉하는것을특징으로 하는반도체 기억 장치. [청구항 19] 제17항에 있어서,상기 게이트 전극은 상기 소자 영역 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 연장된 게이트 도전층, 상기 게이트 도전층의 상면 상에 형성된 보호막 및 상기 게이트 도전층의 측면 상에 형성된보호층포함하는것을특징으로 하는반도체 기억 장치. [청구항 20] 제17항에 있어서,상기 소자 분리막은 상기 반도체 기판에 형성된 얕은 트렌치 내에 제공된산화막포함하는것을특징으로 하는반도체 기억 장치. [청구항 21] 제17항에 있어서,상기제1 및 제2도전막은폴리실리콘포함하는것을특징으로 하는반도체 기억 장치. [청구항 22] 제17항에 있어서,상기 트랜지스터의 게이트 전극의 상면, 상기 제1 및 제2도전막의 상면, 및 상기 제1층간 절연막의 상면이동일평면이루는것을특징으로 하는반도체 기억 장치. [청구항 24] 제8항에 있어서,상기 게이트 전극은 상기 소자 영역 상에 형성되고상기소자분리막상연장된것을특징으로 하는반도체 기억 장치. [청구항 25] 제17항에 있어서,상기 게이트 전극은 상기 소자 영역 상에 형성되고상기소자분리막상연장된것을특징으로 하는반도체 기억 장치. [청구항 27] 제26항에 있어서,상기 용량 소자는 상기 제3층간 절연막 상에 순차적으로 형성된 스토리지 노드 전극, 캐패시터 절연막 및 플레이트 전극을 포함하며, 상기 스토리지 노드 전극은 상기 스토리지 노드 컨택트 홀을 통해상기제2도전막접촉하는것을특징으로 하는반도체 기억 장치. [청구항 28] 제26항에 있어서,상기 게이트 전극은 상기 소자 영역 상에 형성된 게이트절연막과, 상기 게이트 절연막 상에 연장된 게이트 도전층, 상기 게이트 도전층의 상면 상에 형성된 보호막, 및 상기 게이트 도전층의 측면 상에 형성된보호막포함하는것을특징으로 하는반도체 기억 장치. [청구항 29] 제26항에 있어서,상기 소자 분리막은 상기 반도체 기판에 형성된 얕은 트렌치 내에 제공된산화막포함하는것을특징으로 하는반도체 기억 장치. [청구항 30] 제26항에 있어서,상기제1 및 제2도전막은폴리실리콘포함하는것을특징으로 하는반도체 기억 장치. [청구항 31] 제26항에 있어서,상기 트랜지스터의 게이트 전극의 상면, 상기 제1 및 제2도전막의 상면, 및 상기 제1층간 절연막의 상면이동일평면이루는것을특징으로 하는반도체 기억 장치. [청구항 32] 제26항에 있어서,상기 게이트 전극은 상기 소자 영역 상에 형성되어상기소자분리막위연장된것을특징으로 하는반도체 기억 장치. [청구항 34] 제33항에 있어서,상기 제1컨택트 홀의 일측은 상기 트랜지스터의 게이트전극에 인접하며, 상기 제1도전막은상기트랜지스터의게이트 전극인접하는것을특징으로 하는반도체 기억 장치, [청구항 35] 제33항에 있어서,상기 트랜지스터의 소스 및 드레인 영역 중 나머지한 영역 상에 형성된 제2컨택트 홀; 상기 제2컨택트 홀 내에 형성되어 상기 트랜지스터의 소스 및 드레인 영역 중 상기 나머지 한 영역에 접촉하는 제2도전막; 상기 비트선과 상기 제2층간 절연막 상에 형성된 제3층간 절연막; 상기 제3층간 절연막 및 상기 제2층간 절연막에 형성되고, 상기 제2도전막에 개구가 형성된 스토리지 노드 컨택트 홀;및 상기 제3층간 절연막 상에 형성되어 상기 스토리지 노드 컨택트 홀을 통해 상기 제2도전막에 접속된용량소자더포함하는것을특징으로 하는반도체 기억 장치 [청구항 36] 제33항에 있어서,상기 트랜지스터의 게이트 전극의 상면, 상기 제1 및 제2도전막의 상면, 및 상기 제1층간 절연막의 상면은동일평면이루는것을특징으로 하는반도체 기억 장치. [청구항 37] 제33항에 있어서,상기 용량 소자는 상기 제3층간 절연막 상에 순차적으로 형성된 스토리지 노드 전극, 캐패시터 절연막 및 플레이트 전극을 포함하며, 상기 스토리지 노드 전극은 상기 스토리지 노드 컨택트 홀을 통해상기제2도전막접촉하는것을특징으로 하는반도체 기억 장치. [청구항 38] 제33항에 있어서,상기 게이트 전극은 상기 소자 영역 상에 형성된 게이트절연막과, 상기 게이트 절연막 상에 연장하는 게이트 도전층, 상기 게이트 도전층의 상면 상에 형성된 보호막, 및 상기 게이트 도전막의 측면에 형성된보호막포함하는것을특징으로 하는반도체 기억 장치. [청구항 39] 제33항에 있어서,상기 소자 분리막은 상기 반도체 기판에 형성된 얕은 트렌치 내에 제공된산화막포함하는것을특징으로 하는반도체 기억 장치. [청구항 40] 제33항에 있어서,상기 제1도전막은폴리실리콘포함하는것을특징으로 하는반도체 기억 장치. [청구항 41] 제35항에 있어서,상기 제2도전막은폴리실리콘포함하는것을특징으로 하는반도체 기억 장치. [청구항 42] 제35항에 있어서,상기 제2컨택트 홀의 일측은 상기 트랜지스터의 게이트 전극에 인접하고, 상기 제2도전막은상기트랜지스터의케이트전극인접하는것을특징으로 하는반도체 기억 장치. [청구항 43] 제33항에 있어서,상기 제1컨택트 홀의 일측은 상기 트랜지스터의 게이트전극에 인접하고, 상기 제1도전막은 상기 트랜지스터의 게이트 전극에 인접하며, 상기 제2컨택트 홀의 일측은 상기 트랜지스터의 게이트 전극에 인접하고, 상기 제2도전막은상기트랜지스터의게이트 전극인접하는것을특징으로 하는반도체 기억장치.