정합필터회로(MATCHED FILTER CIRCUTI) document_id 1019960051560

[청구항 1] 입력신호를 소정의 샘플링클록으로 샘플링하고, 샘플링된 입력신호에 대하여 소정의 pn부호를 승산하고, 그 결과를 적산하는 정합필터에 있어서 샘플링클록을 생성하기 위한 샘플링클록 생성회로에 있어서, 상기한 입력신호를 그 시점의 샘플링클록과 동기하면서 그 1/2주기마다 3회 샘플링하며, 샘플링된 입력신호의 부호에 의거하여, 샘플링클록이 입력신호에 대하여 전진하고 있는지 지연되고 있는지를 판단하는 위상판단회로와 이 위상판단회로의 출력에 의거하여 샘플링클록의 위상을 조정하는 위상조정회로 둥을 구비한 것을 특징으로 하는 정합필터회로 [청구항 2] 제 1항에 있어서,위상조정회로는 샘플링클록의 주파수를 보유하고, 또한 그 1주기 내에서 차례로 시프트된 복수의 클록을 생성하는 조정클록 생성회로와; 이 조정클록 생성회로에서 출력되는 복수의 클록의 1개를 샘플링클록으로서 선택적으로 출력하는 클록·멀티플렉서와; 상기한 위상판단회로의 출력에 의거하여 이 클록·멀티플렉서를 변환하여 제어하는클록선택회로등구비하고있는것을특징으로 하는정합필터회로. [청구항 3] 제1항에 있어서,위상조정회로는, 샘플링클록의 전진, 지연에 따라서 샘플링클록을 다운카운트 또는 업카운트하는 업다운카운터에 있어서, 이 업다운카운터 값을 시간 적분하는 루우프필터와, 이 루우프필터의 출력이 입력되는전압제어발진기등구비하고있는것을특징으로 하는정합필터회로. [청구항 4] 제2항 또는 제3항에 있어서,위상조정회로는, 샘플링클록의 전진과 지연이 서로 소정회수 발생했을 때에 위상이 안전된 것으로 간주하고, 그후 소정기간 위상조정을 실시하지있는것을특징으로 하는정합필터회로. [청구항 5] 제1항에 있어서,2주기마다 샘플링된 입력신호의 1번째와 3번째의 샘플값이 다른 부호일 때만 위상판단회로에 의한판단실시하는것을특징으로 하는정합필터회로. [청구항 6] 제1항에 있어서,위상판단회로는 1/2주기마다 샘플링된 입력신호의 1번째와 2번째의 샘플값이 동일부호일 때에, 샘플링클록이 전진하고 있다고 판단되며, 이들 샘플값이 다른 부호일 때에 지연되고판단하는것을특징으로 하는정합필터회로. [청구항 7] 제1항에 있어서,입력전압에 접속된 스위치와, 이 스위치의 출력에 접속된 제1커패시턴스와, 이 제1커패시턴스의 출력에 접속된 기수단의 mos인버터로 된 제1반전증폭부와, 이 제1반전증폭부의 출력을 입력에 접속하는 제1귀환커패시턴스와, 상기한 제1반전증폭부의 출력 또는 기준전압을 택일적으로 출력하는 제1멀티플렉서 및 제2멀티플렉서 등을 구비한 샘플·홀드회로와; 각 샘플·홀드회로의 제1멀티플렉서의 출력이 접속된 복수의 제2커패시턴스와, 이들 제2커패시턴스의 출력이 통합되면서 접속된 기수단의 mos인버터로 된 제2반전증폭부와, 이 제2반전증폭부의 출력을 입력에 접속하는 제2귀환커패시턴스 등을 보유하는 제1가산부와; 각 샘플·홀드회로의 제2멀티플렉서의 출력 및 제1가산부의 출력이 접속된 복수의 제3커패시턴스와, 이들 제3커패시턴스의 출력이 통합되면서 접속된 기수단의 mos인버터로 된 제3반전증폭부와, 이 제3반전증폭부의 출력을 입력에 접속하는 제3귀환커패시턴스 등을 보유하는 제2가산부와; 제1가산부의 출력으로부터 제2가산부의 출력을 감하는 감산부와; 상기한 샘플·홀드회로중 어느 1개에 있어서의 상기한 스위치를 폐성함과 아울러 다른 스위치를 개방하며, 또한, 소정의 조합으로 각 샘플·홀드회로의 제1, 제2 멀티플렉서를 전환하는제어회로등구비한것을특징으로 하는정합필터회로. [청구항 8] 제7항에 있어서,샘플·홀드회로를 복수의 그룹으로 그룹분배하고, 각 그룹에 대하여, 제1멀티플렉서의 출력이 접속된 제4가산부를 설치하고, 제2멀티플렉서가 접속된 제5가산부간 설치하며, 전체 그룹의 제4가산부의 출력을 제2가산부로 입력하며, 전체 그룹의 제5가산부의 출력을 제1가산부로 입력하고 있고, 제4가산부는, 각 샘플·홀드회로의 제1멀티플렉서의 출력이 접속된 복수의 제4커패시턴스와, 이들 제4커패시턴스의 출력이 통합되면서 접속된 기수단의 mos인버터로 된 제4반전 증폭부와, 이 제4반전증폭부의 출력을 입력에 접속하는 제4귀환커패시턴스 등을 보유하며, 제5가산부는, 각 샘플·홀드회로의 제2멀티플렉서의 출력 및 제1가산부의 출력이 접속된 복수의 제5커패시턴스와, 이들 제5커패시턴스의 출력이 통합되면서 접속된 기수단의 mos인버터로 된 제5반전증폭부와. 이 제5반전증폭부의 출력을 입력에 접속하는 제5귀환커패시턴스 등이정합필터회로설치된것을특징으로 하는정합필터회로. [청구항 9] 제7항에 있어서,기수단의 mos인버터로 된 제6반전증폭부의 출력을 입력에 접속한 기준전압 생성회로에 의하여기준전압생성되어있는것을특징으로 하는정합필터회로. [청구항 10] 제6항 내지 제8항중의 어느 1항에 있어서,반전증폭부는, 출력과 그라운드와의 사이에는 접지커패시턴스가 접속되며, 최종단의 mos인버터 앞단의 mos인터버의 출력을 한쌍의 평형 레지스턴스에 의하여전원및그라운드접속하고있는것을특징으로 하는정합필터회로. [청구항 11] 제9항에 있어서,기준전압은 mos인버터의 전원전압의 1/2로 되도록 mos인버터의한계설정되어있는것을특징으로 하는정합필터회로. [청구항 12] 제7항에 있어서,샘플·홀드회로에 대한 제어회로의 설정은, 모든 샘플·홀드회로를 순환하도록변환되는것을특징으로 하는정합필터회로. [청구항 13] 제7항에 있어서,제1멀티플렉서는 제1반전증폭부의 출력 또는 기준전압을 택일적으로 출력하며, 제2멀티플렉서와 제1멀티플렉서는 역의 선택으로 제1반전증폭부 출력 또는 기준전압을 출력하도록있는것을특징으로 하는정합필터회로. [청구항 14] 제7항에 있어서,제1멀티플렉서 및 제2멀티플렉서는, 어느 한쪽이 제1반전증폭부 출력을 출력하고, 혹은 양자가 기준전압을 출력하도록있는것을특징으로 하는정합필터회로.