공중전화 교환망(PSTN) 연동용 비동기전달모드 셀 역다중화회로 document_id 1019960054090

[청구항 1] 링크정합부 연결점(11)을 통하여 입력되는 수신셀에 포함된 헤더 데이타를 분석하기 위하여 11바이트의 데이타를 저장하는 제 1 내지 제 11 데이타 레지스터(15 내지 25), 상기 제 1 내지 제11 데이타 레지스터(15~25)에 저장된 데이타를 읽기 위한 타이밍을 공급하는 클럭 계수기(36), 수신 셀의 헤더에 포함된 라우팅 태그를 분석하여 셀의 종류를 식별하기 위한 셀식별기(26), 상기 셀식별기(26)에서 사용자 셀을 식별한 경우 셀조립분해 장치 연결점(13)의 해당 포트로 사용자 셀을 전송하기 위하여 전송 포트를 결정하는 참조 데이타를 저장하는 메모리(34), 상기 메모리(34)를 구동하기 위한 메모리 신호 발생기(33), 상기 셀 식별기(26)가 사용자 셀을 표시할 경우 메모리(34)에서 참조 데이타를 읽어서 셀조립분해 장치의 해당 fifo로 사용셀을 쓰거나 ipc 셀을 표시할 경우 ipc 셀 처리장치 fifo로 ipc 셀을 쓰기 위한 쓰기클럭을 발생하는 쓰기 클럭 발생기(35), 링크정합부 연결점(11)을 통하여 입력되는 수신 셀에 대한 기수 패리티 비트를 매 바이트 마다 발생하여 수신된 기수 패리티 비트(rxp) 신호와 같은 지를 검사하는 기수 패리티 비트 검사기(27)를 포함한 것을 특징으로 하는 공중 전화 교환망(pstn) 연동용 atm 셀 역다중화 회로 [청구항 2] 제 1 항에 있어서,상기 제 1 데이타 레지스터(15)는,상기 링크정합부 연결점을 통하여 수신되는 atm 셀 동기 신호(acs)가 로우(low) 이면서 클럭(clk)이 상승 천이를 할 때 셀의 첫 번째 바이트가 저장되고, 다음 클럭이 상승 천이를 할 때 셀의 두번째 바이트가 저장되며, 또 다음 클럭이 상승 천이를 할 때 세번째 바이트가 저장되는 순서로 클럭이 상승 천이를 할 때 마다 셀의 네번째 바이트, 다섯번째 바이트 순으로 셀이 저장되며, 상기 제 2 데이타 레지스터(16)는 상기 제 1 데이타 레지스터(15)의 출력을 입력으로 하여 상기 제 1 데이타 레지스터(15)에 셀의 두 번째 바아트가 저장될 때 셀의 첫번째 바이트가 저장되며, 상기 제 3 데이타 레지스터(17)는 상기 제 1 데이타 레지스터(15)에 셀의 세번째 바이트가 저장될 때 셀의 첫번째 바이트가 저장되며, 상기 제 4 데이타 레지스터(18) 내지 제 11 데이타 레지스터(25)는 위와 같은 방법으로 상기 제 1 데이타 레지스터(15)에 셀의 열한번째 데이타가 저장될 때, 제 11 데이타 레지스터(25)는 셀의 첫번째 데이타를 저장하는 방법으로 셀의 헤더 데이타를 분석하기 위하여 클럭에 따라 11 바이트 까지를 저장하도록 연결 구성되는 것을 특징으로 하는 공중 전화교환망(pstn) 연동용셀역다중화 회로. [청구항 3] 제 1 항에 있어서,상기 클럭 계수기는(36)는,링크정합부 연결점(11)을 통하여 수신되는 클럭과 셀 동기 신호를 입력으로 하여 셀 동기 신호가 low 일 때 클럭 계수 값을 54로 초기화 하고 클럭이 상승 천이를 할 때 마다 클럭 계수를 1씩 증가하여 상기 셀 식별기(26), 메모리 신호 발생기(23)의 동작 조건 신호를 발생하는 6개의 디 플립플롭을 구비하는 것을 특징으로 하는 공중 전화 교환망(pstn) 연동용셀역다중화 회로. [청구항 4] 제 1 항에 있어서,상기 메모리 신호 발생기(33)는,외부의 ipc 셀 처리장치가 상기 메모리(34)에 데이타를 쓸 때 ipc 셀 처리장치 연결점을 통하여 입력되는 vme 읽기쓰기 신호(vrwn)가 로우(low), 메모리 요구 신호(mreqn)가 로우(low), 버스점유 허용 신호(bgn)가 로우(low) 일 때 vme 어드레스 버스(va10~va1)를 메모리 어드레스 버스(ma9~ma0)로 변환하여 메모리 쓰기 번지를 결정하고 vme 데이타 버스(va7~va0)에 실린 데이타를 메모리 데이타(md7~md0)로 변환하여 메모리 선택 신호(mcs)를 로우(low), 메모리 출력 신호(moen)를 하이(high), 메모리 쓰기 신호(mwen)를 로우(low)로 발생하도록 구성된 것을 특징으로 하는 공중 전화 교환망(pstn) 연동용셀역다중화 회로. [청구항 5] 제 4 항에 있어서,외부의 ipc 셀 처리장치가 상기 메모리(34)에 데이타(md7~md0)를 쓰거나 읽을 수 있는 타이밍을 알려 주기 위하여, 상기 클럭 계수기(36)에서 출력되는 버스점유 허용 입력신호(bgni)와 메모리 요구 신호(mreqn)가 모두 로우(low) 일 때 이를 부정 논리합 연산하여 하이(high)로 출력하는 nor 게이트(62),상기 nor 게이트(62)의 출력을 클럭단자로 입력받아 버스점유 허용 신호(bgn)로서 로우(low)가 출력되도록 하며, 메모리 요구 신호(mreqn)가 하이(high) 가 되면 프리세트 단자에 인버터(41)를 통해 로우(low) 신호로서 입력받아 그 출력이 메모리 신호 발생기(33)에 입력되도록 하는 플립플롭(50)을 더 구비하도록 하는 것을 특징으로 하는 공중 전화교환망(pstn) 연동용셀역다중화 회로. [청구항 6] 제 1 항에 있어서,클럭 발생기(35)는 사용자 데이타 표시 신호(dind), ipc 데이타 표시 신호(iind), 쓰기 클럭 금지 신호(winh)를 입력으로 하여 클럭이 로우(low)로 하강 천이 될 때 인버터(42)를 통한 출력이 하이(high)로 상승 천이 될때 마다 사용자 셀 표시신호(dind)가 하이(high) 이고, 쓰기클럭 금지 신호(winh)가 로우(low) 일 때 메모리 데이타(md7~md0) 값에 따라 사용자 데이타 쓰기클럭3~사용자 데이타 쓰기클럭0(udwr3~udwr0)중 한 쓰기클럭을 발생하거나 ipc 데이타 표시신호(iind)가 하이(high), 쓰기클럭 금지 신호(winh)가 로우(low) 일 때 ipc 데이타 쓰기 클럭(idwr)을 발생하도록 구성된 것을 특징으로 하는 pstn 연동용셀역다중화 회로. [청구항 7] 제 6 항에 있어서,상기 메모리(34)는, 메모리 신호 발생기(33)가 vme 쓰기 읽기 신호(vrwn)가 하이(high), 메모리 요구신호(mreqn)가 로우(low)로 입력받고, 상기 클럭 계수기(36)의 출력 신호가 62(cnt62) 부터 63(cnt63)의 값을 가지는 동안 메모리 선택 신호(mcsn)를 (low), 메모리 출력 신호(moen)를 로우(low), 메모리 쓰기 신호(mwen)를 하이(high)로 제공하고, 가상경로 및 가상채널 식별 레지스터(30,31,32)의 출력을 이용하여 메모리 어드레스(ma9~ma0)가 정해지면, 메모리 데이터(md7~md0)를 출력하도록 구성된 것을 특징으로 하는 공중 전화교환망(pstn) 연동용셀역다중화 회로. [청구항 8] 제 1 항에 있어서,입력되는 클럭이 로우(low) 이면서 클럭 계수 값이 60(cnt60)일 때 셀의 네번째 바이트 로우(low) 니블과 다섯번째 바이트 하이(high) 니블 영역에 포함된 가상경로 식별자를 저장하는 가상경로 식별 레지스터(32)와, 셀의 여섯번째 바이트 비트 6과 비트 5의 가상채널 식별자를 저장하는 제1 가상채널 식별 레지스터(31)와, 셀의 여섯번째 바이트 로우(low) 니블과 일곱번째 바이트 하이(high) 니블 영역에 포함된 가상채널 식별자를 저장하는 제2 가상채널 식별 레지스터(30)를 더 포함하여, 이들 레지스터(30,31,32)의 출력을 조합하여 구성한 어드레스를 상기 메모리 신호 발생기(33)로 입력되도록 구성한 것을 특징으로 하는 공중 전화 교환망(pstn) 연동용셀역다중화 회로. [청구항 9] 제 1 항에 있어서,식별기(26)는, 상기 클럭계수기(36)의 클럭계수 값이 54(cnt54)이고 인버터(43)에서 출력되는 클럭이 상승 천이를 할 때 하이(high)를 출력하는 and 게이트(71)와, 상기 and 게이트(71)의 출력이 상승 천이를 할 때 제1 데이타 레지스터(15)에서 출력되는 첫번째 바이트의 비트 8을 검사하여 유효셀을 확인하는 제1 디 플립플롭(51), 상기 제1 디 플립플롭(51)의 출력과 셀의 세번째 바이트의 비트 7, 비트 8 이 모두 로우(low) 일 때 하이(high)를 출력하는 nor 게이트(61)와, 상기 nor 게이트(61)의 출력을 입력으로 하여 클럭 계수 값이 셀의 3번째 바이트 임을 알리는 계수 56(cnt56) 이면서 클럭이 로우(low) 일 때 제2 and 게이트(72)를 통한 출력이 클럭단자를 구동하여 상기 nor 게이트(61)의 값을 출력하는 제2 디 플립플롭(52)과, 상기 제2 디 플립플롭(52)의 출력이 하이(high)이면서 클럭계수 값이 0일 때 사용자 셀의 동기 신호(usyncn3~usyncn0)를 발생하는 제1 nand 게이트(80)와, 상기 제2 디 플립플롭(52)의 출력이 하이(high) 이면서 클럭 계수 값이 63(cnt63) 일 때 사용자 셀 표시 신호(dind)를 출력하는 제3 디 플립플롭(53), 상기 상기 제1 디 플립플롭(51)의 출력이 로우(low) 이고 제8 데이타 레지스터(22)의 비트 8과 비트 7의 값이 하이(high) 일 때 하이(high)를 출력하여 ipc 데이타를 표시하는 제3 and 게이트(75), 상기 제3 and 게이트(75)의 출력을 입력으로 하여 클럭이 하강 천이를 하면서 클럭 계수 값이 63(cnt63) 일 때 ipc 데이타 표시(iind)를 출력하는 제4 디 플립플롭(54), 상기 제4 디 플립프롭(54)의 출력이 하이(high) 이면서 클럭 계수 값이 0일 때 ipc 셀 동기 신호(isyncn)를 클럭 한 주기 동안 로우(low)로 출력하는 제2 nand 게이트(81)를 구비하는 것을 특징으로 하는 공중 전화 교환망(pstn) 연동용셀역다중화 회로. [청구항 10] 제 1 항에 있어서,상기 기수패리티 비트 검사기(27)는,상기 제1 데이타 레지스터(dr1)에서 클럭의 상승 천이 때 출력되는 데이타를 입력으로 하여 각각의 우수 패리티 비트를 발생하기 위한 제1 및 제2 xor 게이트(65,66)와 상기 xor 게이트(65,66)로 부터 출력되는 각각의 우수 패리티 비트에 대하여 기수 패리티 비트를 생성하기 위한 xnor 게이트(60)와, 링크정합부로 부터 수신되는 수신기수 패리티 비트(rxp)를 클럭의 상승 천이일 때 가로채기 위한 제1 디 플립플롭(55)과, 상기 제1 디 플립플롭(55)의 출력과 xnor 게이트(60)에서 발생된 기수패리티 비트가 맞는지를 검사하기 위한 제2 디 플립플롭(56)을 구비하는 것을 특징으로 하는 공중 전화 교환망(pstn) 연동용셀역다중화 회로.