문맥 (context)
[청구항 1]
동기식 광전송 시스템의 수신국 bip 오류 상태를 송신국으로 전달하기 위한 m1바이트 처리시 역다중화기와 다중화기간의 m1 바이트 전달 오류를 측정할 수 있는 m1 바이트 전달에 있어서,
병렬 로딩기능을 가진 쉬프트 레지스터를 구성하여 입력 신호에 따라 연결된 신호를 병렬로 로딩하는 쉬프트 레지스터부(u2)와,
하나의 직렬 입력 신호를 병렬 신호로 출력하는 병렬신호 출력부(u3)와,
상기 병렬신호 출력부의 출력 신호중 배타적 논리합 게이트인 다수개의 입력에 연결되는 제 2 배타적 논리합 게이트(u4)와,
상기 제 2 배타적 논리합 게이트부(u4)의 출력은 배타적 논리합 게이트의 한 입력과 그리고 상기 병렬신호 출력부(u3)의 출력과 연결하는 제 3 배타적 논리합 게이트부(u5)와,
상기 역다중화기의 출력신호를 인에이블시키고 다중화기의 위상을 맞추기 위한 제어 신호를 만들기 위한 d-플립플롭 입력부(u6)와,
상기 논리합 게이트부(u5)의 출력신호를 리타이밍시키는 신호 선택부(u7)와,
상기 병렬신호 게이트부(u3)의 일정 비트의 출력 신호와 상기 신호 선택기의 신호를 입력받아 입력 load 신호에 따라 다중화기로 전송하는 레지스터부(u8)를 포함하여 구성되는 것을 특징으로 하는 stm-n 신호의 m1 바이트 전달회로
[청구항 2]
제1항에 있어서,상기 동기식 광전송 시스템의 수신단에서 검출한 전송오류를 송신단으로 전송하기 위해 규정된 m1 바이트 신호를 병렬로딩 기능을 가진 쉬프트 레지스터를 이용하여 직렬화시킴으로써 역다중화기와 다중화기간의 신호 접속을 m1 바이트 출력신호 및 클럭신호로단순화한것을특징으로 하는stm-n 신호의 m1 바이트 전달회로.
[청구항 3]
제1항에 있어서,상기m1 바이트 전달시 여분의 한 개 비트를 이용하여 수신단에서 m1 바이트 신호가 정상인지 아닌지를 판단할 수구성된것을특징으로 하는stm-n 신호의 m1 바이트 전달회로.
[청구항 4]
제1항에 있어서,상기 역다중화기와 다중화기간의 위상 차이를 판별하여 다중화기에서의 로딩 신호를 바꾸어 줌으로써 정상적인 m1 바이트 로딩을 보장하도록 하는 u6와 u7을 포함하여구성된것을특징으로 하는stm-n 신호의 m1 바이트 전달회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
stm-n 신호의 m1 바이트 전달회로에서 역다중화기와 다중화기 사이의 위상 차이를 판별하여 정상적인 m1 바이트 로딩을 보장하기 위해 사용되는 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretationstm-n 신호의 m1 바이트 전달회로에서 역다중화기와 다중화기 사이의 위상 차이를 판별하여 정상적인 로딩을 보장하는 구성 요소를 찾는 것이다.
-
2정보 추출
information_extraction청구항 4에서 역다중화기와 다중화기 사이의 위상 차이를 판별하고 정상적인 m1 바이트 로딩을 보장하는 구성 요소에 대한 언급을 추출한다.
- 상기 역다중화기와 다중화기간의 위상 차이를 판별하여 다중화기에서의 로딩 신호를 바꾸어 줌으로써 정상적인 m1 바이트 로딩을 보장하도록 하는 u6와 u7
-
3근거 선택
evidence_selection질문에서 요구하는 기능(위상 차이 판별 및 정상 로딩 보장)과 직접적으로 대응하는 청구항 4의 구절을 선택한다.
- 상기 역다중화기와 다중화기간의 위상 차이를 판별하여 다중화기에서의 로딩 신호를 바꾸어 줌으로써 정상적인 m1 바이트 로딩을 보장하도록 하는 u6와 u7
-
4논리 통합
logical_integration청구항 4에 따르면, 위상 차이를 판별하여 로딩 신호를 조절함으로써 정상적인 로딩을 보장하는 구성 요소는 u6와 u7임을 확인할 수 있다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 u6와 u7을 도출한다.
-
6답변 생성
answer_generation추출된 구성 요소인 u6와 u7을 최종 답변으로 작성한다.
최종 답변 (final_answer)
u6와 u7
핵심 해석 (core_interpretation)
본 발명은 m1 바이트 전달 시 역다중화기와 다중화기 사이의 위상 차이를 판별하고 제어함으로써, 정상적인 m1 바이트 로딩을 보장하는 전달회로 기술에 관한 것이다.