종합정보통신망에서 에스(S)라인인터페이스의 아날로그 프론트엔드회로 document_id 1019960070538

[청구항 1] 종합정보통신망에서 에스라인인터페이스의 아날로그 프론트엔드회로에 있어서, 외부로부터 수신되는 펄스를 서지 및 트랜지언트 전압으로부터 보호되도록 하는 수신보호 로직부와, 상기 수신보호 로직부로부터 출력되는 수신데이터의 정펄스와 부펄스를 차동증폭하여 출력하는 차동증폭부와, 설정전압의 단전원으로 동작할 수 있도록 설정기준전압 이하로 입력되거나 잡음진폭신호가 입력될 시 수신데이터가 복구되지 않도록 기준전압을 생성하여 출력하는 기준전압 생성부와, 상기 차동증폭부로부터 증폭된 수신데이터의 피크치를 검출하는 피크검출부 와, 상기 기준전압 생성부로부터 생성된 전압을 입력하여 상기 피크검출부로부터 검출된 수신데이터의 피크치와 비교하여 수신데이터 복구 인에이블신호를 출력하는 비교기와, 상기 피크검출부로부터 검출된 피크치를 입력하여 상기 차동증폭부에서 증폭된 수신데이터를 슬라이서 레벨을 이용하여 정펄스와 부펄스로 복구한 후 상기 비교기로부터 출력된 수신데이터 복구 인에이블 신호에 의해 출력하는 윈도우 비교기와, 송신펄스를 서지 및 트랜지언트 전압으로부터 보호되도록 하는 송신 보호로직부와, 정펄스와 부펄스를 송신하는 전압소스 발생부와, 펄스 송신시 트랜스를 통해 흐르는 전류를 제한 하기 위한 스위칭부와, s-라인에 5.6오옴 부하인 경우에 ccitt i.430에서 규정하는 진폭을 초과 하지 않도록 전류를 제한하는 전류 제한부와, 상기 전류 제한부의 전류를 제한하기 위한 값을 결정하는 전류 제한 레퍼런스 발생부와, ccitt i.430의 의사 3진라인코딩 펄스를 설정된 전압 레벨로 송신하기 위한 펄스송신부로 구성함을 특징으로 하는 에스라인인터페이스의 아날로그 프론트엔드회로 [청구항 2] 제1항에 있어서,상기 기준전압 생성부는,전원공급단과 접지사이에 저항 45, 46이 직렬접속되고, 상기 저항 46과 병렬로 캐패시터 47이 접속되어 연산증폭기 33의 한단자에 연결되어 있고, 상기 연산증폭기 33의 출력단이 저항 48이 접속되며, 상기 저항 48과 접지사이에 저항 49가 접속되고, 상기 연산증폭기 33의 다른 한 단자가 수신데이터의 부펄스를 입력하도록 연결 구성함을특징으로하는에스라인인터페이스의 아날로그 프론트엔드회로. [청구항 3] 제2항에 있어서,상기 차동증폭부의 출력단에 한 입력단이 연결된 연산증폭기 32와, 상기 연산증폭기 32의 출력단에 게이트가 연결된 모오스 트랜지스터 41와, 상기 모오스 트랜지스터 41의 소스단에 상기 연산증폭기 32의 다른 한 입력단이 연결되고 상기 모오스 트랜지스터 41의 소스단에 캐패시터 50이 접속되며, 상기 캐패시터 50과 병렬로 연결된 캐패시터 51와, 상기 캐패시터 50과 캐패시터 51사이에 접속된 스위치 52와, 상기 캐패시터 51과 병렬로 접속된 스위치 53으로 구성함을특징으로하는에스라인인터페이스의 아날로그 프론트엔드회로. [청구항 4] 제3항에 있어서,상기 윈도우 비교기는, 상기 모오스 트랜지스터 41의 소오스에 연산증폭기 34의 한 단자에 연결되고, 상기 연산증폭기 34의 다른 한 입력단이 출력단과 연결되며, 상기 연산증폭기 34의 출력단에 저항 54가 연결되어 연산증폭기 36의 한 입력단에 접속되고, 상기 스위치 53에 연산증폭기 35의 한 입력단에 연결되고, 연산증폭기 35의 출력단에 저항이 접속되어 연산증폭기 37의 한 입력단에 연결되며, 상기 연산증폭기 36과 37의 한 입력단간에 저항 55 및 56이 직렬로 연결되고, 상기 저항 55 및 56의 접속노드와 연산증폭기 35의 다른 한 입력단이 연결되고, 상기 연산증폭기 36 및 37의 다른 한 입력단이 상기 차동증폭부 210의 출력단에 연결되고, 상기 연산증폭기 36 및 37의 출력단에 각각 앤드게이트 39 및 40의 한 입력단에 연결되고, 상기 비교기 213의 출력단이 상기 앤드게이트 39 및 40의 다른 한 입력단에 각각 연결되도록구성함을에스라인인터페이스의 아날로그 프론트엔드회로. [청구항 5] 제4항에 있어서,상기 전류제한 레퍼런스 발생부는,전원단과 접지사이에 저항 21 및 22가 직렬접속됨을특징으로하는에스라인인터페이스의 아날로그 프론트엔드회로. [청구항 6] 제5항에 있어서,상기 전류 제한부는, 전원단에 저항 18이 접속되어 연산증폭기 11의 한 입력단에 접속되고 상기 연산증폭기 11의 출력단에 모오스 트랜지스터 15의 게이트에 연결되며, 상기 연산증폭기 11의 다른 입력단은 전류제어 레퍼런스 발생부 202에 연결되어 있으며, 상기 모오스 트랜지스터 15의 드레인이 두 개의 저항 19 및 20에 의해 분압되는 기준전압 설정부에 연결되어 있고, 상기 모오스 트랜지스터 15의 소스는 접지되도록 구성함을특징으로하는에스라인인터페이스의 아날로그 프론트엔드회로. [청구항 7] 제 6항에 있어서,상기 전압소스 발생부는, 상기 전류제한부로부터 전류제한된 전압을 입력하여 정펄스 인에이블신호에 따라 정펄스와 부펄스를 송신하기 위한 2.3v의 전압을 생성하는 연산증폭기로 구성함을특징으로하는에스라인인터페이스의 아날로그 프론트엔드회로. [청구항 8] 제7항에 있어서,상기 스위칭부는, 상기 연산증폭기 12의 출력단에 게이트가 접속된 모오스 트랜지스터 16와, 부펄스 인에이블 신호를 인터버 14를 통해 게이트로 입력하기 위한 모오스 트랜지스터 17과 상기 모오스 트랜지스터 16의 소스와 모오스 트랜지스터 17의 드레인이 접속되어 그 접속노드가 출력단에 연결되도록 구성함을특징으로하는에스라인인터페이스의 아날로그 프론트엔드회로.