에스 램 셀 및 이의 제조방법 document_id 1019960079245

[청구항 1] 서로 평행하게 제1방향으로 형성되는 제1, 제2활성영역과 상기 제1, 제2활성영역상에 상기 제1방향과 교차하고, 절연층을 개재하여 제2방향으로 형성되는 제1, 제2억세스 트랜지스터의 게이트전극과 상기 제1활성영역내에 형성되는 제1드라이브 트랜지스터의 게이트전극과 상기 제2활성영역내에 형성되는 제2드라이브 트랜지스터의 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 에스램 셀 [청구항 2] 제1항에 있어서,트랜지스터의 제1,제2게이트전극일체형으로되는것을특징으로 하는에스램 셀 [청구항 3] 제1항에 있어서,상기 제1드라이브 트랜지스터의 게이트전극과 제2드라이브 트랜지스터의 게이트전극은 그들이 형성된해당활성영역형성되는것을특징으로 하는에스램 셀. [청구항 5] 제4항에 있어서,상기제1, 제2억세스 트랜지스터의 게이트라인과 기판 사이에는절연층개재되는것을특징으로 하는에스램 셀. [청구항 6] 제4항에 있어서,상기 제1접속홀과 제3접속홀이 동일한 접속홀이고 상기 제2접속홀과 제4접속홀이 동일한접속홀인것을특징으로 하는에스램 셀. [청구항 7] 제6항에 있어서,상기제1, 제3접속홀을 통해 제1드라이브 트랜지스터의 게이트전극과 제2드라이브 트랜지스터의 드레인영역을 연결하는 것은제1전도체층인것을특징으로 하는에스램 셀. [청구항 8] 제6항에 있어서,상기제2, 제4접속홀을 통해 제1드라이브 트랜지스터의 게이트전극과 제1드라이브 트랜지스터의 드레인영역을 전기적으로 연결하는 것은제2전도체층인것을특징으로 하는에스램 셀. [청구항 9] 제4항에 있어서,상기 제1전도체층은 접속홀을 통해제1부하저항층연결되는것을특징으로 하는에스램 셀. [청구항 10] 제4항에 있어서,상기 제2전도체층은 접속홀을 통해제2부하저항층연결되는것을특징으로 하는에스램 셀. [청구항 11] 제9항에 있어서,상기 접속홀은 제2드라이브 트랜지스터의 드레인영역상위치하는것을특징으로 하는에스램 셀. [청구항 12] 제10항에 있어서,상기 접속홀은 제1드라이브 트랜지스터의 드레인영역상위치하는것을특징으로 하는에스램 셀. [청구항 14] 제13항에 있어서,상기 제1부하저항층은 상기 제1드라이브 트랜지스터의 드레인영역상에 형성된 접속홀을 통해 제2전도체층과 연결되고 제2부하저항층은 상기 제2드라이브 트랜지스터의 드레인영역상에 형성된 접속홀을 통해제1전도체층연결되는것을특징으로 하는에스램 셀. [청구항 15] 제13항에 있어서,상기 트랜치의 깊이는 제2도전형 웰의 깊이 이상특징으로 하는에스 램 셀. [청구항 16] 제13항에 있어서,상기 제1도전형 제1불순물영역은 상기 억세스 트랜지스터의 소오스영역특징으로 하는에스 램 셀. [청구항 17] 제13항에 있어서,상기 제1도전형 제2불순물영역은 상기 제1드라이브 트랜지스터의 드레인영역특징으로 하는에스 램 셀. [청구항 18] 제13항에 있어서,트랜지스터의 게이트전극 및 제1드라이브 트랜지스터의 게이트전극과 기판 사이에는절연막개재됨을특징으로 하는에스램 셀. [청구항 19] 제13항에 있어서,상기 제1도전형 제2불순물영역과 연결된 제2전도체층은 또 다른드라이브트랜지스터의게이트전극과전기적연결됨을특징으로 하는에스 램 셀. [청구항 20] 제13항에 있어서,상기 제1전도체층은 또 다른드라이브트랜지스터의드레인과전기적연결됨을특징으로 하는에스 램 셀. [청구항 22] 제21항에 있어서,상기 트랜치의 깊이는 상기 제2도전형 웰의 깊이 이상특징으로 하는에스 램 셀.