ATM 아키텍쳐 및 스위칭 소자 document_id 1019960706081

[청구항 1] 스위치 패브릭 아키첵쳐(switch fabric architecture)를 사용하는 비동기 전송 모드(atm) 스위치 시스템에 있어서 복수의 구별가능한 장소(distinguishable location)를 가지며 상기 구별가능한 장소들로부터 인터페이스 기능, 스위칭 기능 및 제어 기능을 지원하는 백플레인(backplane) 및 상기 스위칭 기능 장소들에서 상기 백플레인에 접속하기 위한 복수의 atm 스위치 모듈을 구비하되, 상기 atm 스위치 모듈 각각은 페루프 스위치 소자(closed loop switch element)를 포함하는 것을 특징으로 하는 비동기 전송 모드 스위칭 시스템 [청구항 2] 데이타 셀들(cells of data)을 수신하는 복수의 입력 인터페이스 데이타 셀들을 전송하는 복수의 출력 인터페이스 복수의 셀 메모리들로 구성된 공유 풀 메모리(shared pool memory) 상기 복수의 입력 인터페이스들 중 임의의 것을 상기 복수의 셀 메모리들중 임의의 것에 접속할 수 있는 입력 교차점 회로(input cross- point circuit) 상기 복수의 셀 메모리들중 임의의 것을 상기 출력 인터페이스들중 임의의 것에 접속시키는 출력 교차점 회로(output crosspoint circuit) 및 상기 입력들중 어느 것이 상기 셀 메모리들중 어느 것에 접속 되는지를 제어하고 상기 출력들중 어느 것이 상기 메모리 셀들 중 어느 것에 접속되는지를 제어하는 제어기 수단을 구비하는 스위치 소자 [청구항 3] 제2항에 있어서,상기 제어기 수단은, 연결 리스트 랜덤 억세스 메모리, 상기 출력 인터페이스들 각각에 대한 다중 우선 순위 큐의 세트(a set multipriority queues)를 더 구비하며, 사기 세트내의 산기 큐들 각각은, 상기 랜던 억세스 메모리내에 존재하며, 접속 어드레스(connectyion address); 큐 우선 순위 식별차(queue priority identifier) 및 상기 공유 풀 메모리내의 상기 셀 메모리에 대한식별자들의선입선출연결리스트포함하는것을특징으로 하는스위치 소자. [청구항 4] 제2항에 있어서,각각이 4비트폭 니블들(4-bit wild nibbles)을 수신할 수 있는 8개의 입력 라인들 및 각각이 4비트폭 니블들을 전송할 수 있는 8개의 입력 라인들 및 각각이 4비트폭 니블들을 전송할 수 있는 8개의 출력 라인들이 있으며, 상기 공유 풀 메모리는32개의셀메모리구비하는것을특징으로 하는스위치 소자. [청구항 5] 제4항에 있어서,상기 8개의 출력 라인들 각각에 대해 5개의 다중 우선 순위 큐들이 존재하여총합40개의가상 큐들되는것을특징으로 하는스위치 소자. [청구항 6] 제3항에 있어서,상기 활성 큐들(active queues)각가은 스위치 패브릭을 통한 하나의 접속을 나타내며, 상기 접속은 상기 스위치 패브릭내의 결정된 고정 경로(determined and fixed path)를 거쳐 규정된 우선 순위로 한 데이타 송신기를 한 데이타 수신기에 접속시키는 것정의되는것을특징으로 하는스위치 소자. [청구항 15] 제2항에 있어서,복수의 집합 입력 제어 비트들; 복수의 집합 출력 제어 비트들; 및 상기 집합 비트들 중 하나의 활성 상태에 응답하여 상기 제어기로 하여금 상기 복수의 입력 인터페이스의 서브 세트(subset)상으로 수신된 셀들을 마치 하나의 입력 인터페이스상으로 수신된 것처럼 처리하는 상기 제어기내의 수단을 더 구비하는 것을 특징의로하는스위치 소자. [청구항 16] 제3항에 있어서,복수의 집합 입력 제어 비트들; 복수의 집합 출력 제어 비트들; 및 상기 연결 리스트 랜덤 억세스 메모리내에 상기 입력 인터페이스의 서브세트(subset) 모두로부터 셀들을 수신하기 위한 집합된 다중 우선순위 큐들의 세트를 확립함으로써, 상기 집합 비트들중 하나의 활성 상태에 응답하여 상기 제어기로 하여금 상기 복수의 입력 인터페이스 서브세트(subset)상으로 수신된 셀들을 마치 하나의 입력 인터페이스상으로 수신된 것처럼 처리하는상기제어기내의수단더구비하는것을특징으로 하는스위치 소자. [청구항 17] 제16항에 있어서,상기 제어 수단은 상기 입력 인터페이스의 상기 서브세트(subset)를 거쳐 수신된 셀들에 관한 fifo 순서를 보존함으로써 상기 집합 입력 신호들 중 하나에 응답하는동작하는것을특징으로 하는스위치 소자. [청구항 20] atm 스위칭 소자에 있어서 발신지의 atm 셀 출력에 결합된 데이타 입력 상기 발신지에 결합되어 상기 데이타 입력으로의 셀들의 전송을 차단하도록 배압 신호(back-pressure signal)를 발송하는 배압 출력 및 상기 배압 출력에 결합되어 상기 스위칭 소자내의 폭주(congestion)에 응답하여 배압을 어써트(assert)하는 제어 수단을 구비하는 것을 특징으로 하는 atm 스위칭 소자 [청구항 21] 제20항에 있어서,상가 제어 수단nan은상태머신구비하는것을특징으로 하는atm 스위칭 소자. [청구항 22] 제20항에 있어서,상기atm 스위칭 소자내의 레지스터에 저장된 지연값에 응답하여 상기 배압 신호를 지연시키는 가변 지연 수단; 및 상기 지연 값을 외부에서 조절하는입력포트수단더구비하는것을특징으로 하는atm 스위칭 소자. [청구항 23] 복수의 우선 순위 중 하나를 갖는 셀들을 전송하는 셀 출력 제1우선 순위를 갖는 셀들에 대한 배압 필요성의 표식 (indication)을 수신하는 제1배압 입력 상기 셀 출력 및 상기 제1배압 입력에 결합되어 상기 제1배압 입력으로 수신된 배압 필요성의 상기 표시에 응답하여 상기 제1우선 순위를 갖는 셀들의 전송을 차단하는 수단 제2우선 순위를 갖는 셀들에 대한 배압 필요성의 표식을 수신하는 제2배압 입력 및 상기 셀 출력 및 상기 제2배압 입력에 결합되어 상기 제2배압 입력으로 상기 제2배압 입력에 결합되어 상기 제2배압 입력으로 수신된 배압 필요성의 상기 표식에 응답하여 상기 제2우선 순위를 갖는 셀들의 전송을 차단하는 수단을 구비하는 atm 스위칭 소자 [청구항 24] 제23항에 있어서,상기 제1배압 입력 및 상기 제2배압 입력은 단일의 시간 영역 멀티플렉스된배압입력도출되는것을특징으로 하는atm 스위칭 소자. [청구항 29] 제1데이타 필드를 포함하는 데이타 셀을 전송하는 스위칭 장치 (switching device)에 있어서 복수의 출력 상기 데이타 셀을 일시적으로 저장하는 큐(queue) 및 복수의 데이타 워드(data word)를 저장하는 메모리를 구비하되, 상기 각각의 데이타 워드는 복수의 제1비트로 구성되고, 상기 제1비트 각각은 상기 출력들 중 하나에 대응하며, 상기 데이타 셀은 상기 출력들 중 선택된 것들에 놓이고, 상기 출력들 중 선택된 것들은 상기 복수의 데이타 워드들로부터 선택된 제1데이타 워드에스 세트(sft)이 되어 있는 제1비트들에 대응하며, 상기 제1데이타 워드는 상기 데이타 셀내의 제1데이타 필드에 응답하여 선택되는 것을 특징으로 하는 스위칭 장치 [청구항 30] 제29항에 있어서,8개까지의 출력 및 각각의 데이타 워드에는 8개의 제1비트들이 있는 것특징으로 하는스위치 장치. [청구항 31] 제29항에 있어서,상기 메모리는랜덤억세스메모리포함하는것을특징으로 하는스위칭 장치. [청구항 32] 제29항에 있어서,상기 데이타 셀nan은118개까지의니블폭세그먼트들포함하는것을특징으로 하는스위칭 장치. [청구항 33] 제29항에 있어서,큐 완성 레지스터(queue completion register)를 더 구비하며, 상기 큐 완성 레지스터는 복수의 제2비트들을 포함하고, 상기 제2비트들 가각은 상기 출력들 중 하나에 대응하며, 상기 제2비트들은 상기 데이타 셀이 상기 제2비트들에 대응하는 출력들상에 놓일 때에 세트되고, 상기 데이타 셀은 상기 큐 완성 레지스터에서 세트된 제2비트들이 상기 제1데이타 워드에서 세트된 제1비트들과 일치 (match)할 때까지상기큐내되는것을특징으로 하는스위칭 장치. [청구항 34] 제33항에 있어서,8개까지의 출력과 8개의 제2비트들이 있는 것특징으로 하는스위칭 장치. [청구항 42] 제40항에 있어서,상기 조치를 취하는 단계는 상기 기선정된 카운트를 변경하는단계포함하는것을특징으로 하는폭주 모니터링 방법.