반도체집적회로장치및그제조방법 document_id 1019970000964

[청구항 2] 제1항에 있어서,상기 제1국소배선과 제2국소배선은 그 사이에 공간을 형성하기 위해 상기 반도체기판에서 연장하는 방향으로 서로 간격을 두고 또 적어도 부분적으로 서로 겹치도록 배치되며, 상기 장치는 상기 제1 및 제2국소배선과 절연막으로 용량소자를 형성하기 위해 상기 제1 및 제2국소배선 사이의 공간에절연막또포함하는것을특징으로 하는반도체집적회로장치. [청구항 3] 제2항에 있어서,및 제2국소배선은 상기 제2국소배선과 상기 플립플롭회로를 구비하는 상기 misfet가 접속된 접속구멍상의 개구영역 및 상기 접속구멍의 맞춤여유 영역을 제외한영역서로중첩하는것을특징으로 하는반도체집적회로장치. [청구항 4] 제2항에 있어서,상기 국소배선의 한 쪽과 다른 쪽 사이에 개재하는 상기 절연막은질화실리콘막또는5산화탄탈막인것을특징으로 하는반도체집적회로장치. [청구항 5] 제4항에 있어서,상기 제2도전막 및 상기 제3도전막은 각각 금속재료로이루어지는것을특징으로 하는반도체집적회로장치. [청구항 6] 제6항에 있어서,상기 제2도전막 및 상기 제3도전막중적어도 상기 제2도전막은고융점금속또는그화합물로이루어지는것을특징으로 하는반도체집적회로장치. [청구항 7] 제5항에 있어서,상기 제2도전막 및 상기 제3도전막중적어도 상기 제3도전막은 알루미늄을 주성분으로 하는금속재료로이루어지는것을특징으로 하는반도체집적회로장치. [청구항 8] 제3항에 있어서,상기 제2도전막 및 상기 제3도전막은 각각 금속재료로이루어지는것을특징으로 하는반도체집적회로장치. [청구항 9] 제2항에 있어서,상기 제2도전막 및 상기 제3도전막은 각각 금속재료로이루어지는것을특징으로 하는반도체집적회로장치. [청구항 10] 제2항에 있어서,상기 제1국소배선 및 상기 제2국소배선은 각각 상기 구동용 misfet의 게이트전극과 드레인영역, 상기 부하용 misfet의 게이트전극과 드레인영역 및 상기 전송용 misfet의게이트전극의상부배치되는것을특징으로 하는반도체집적회로장치. [청구항 11] 제1항에 있어서,상기 구동용misfet, 상기 부하용 misfet 및 상기 전송용 misfet 각각의 소오스영역과 드레인영역의 표면에고융점금속실리사이드층형성되는것을특징으로 하는반도체집적회로장치. [청구항 12] 제1항에 있어서,상기 구동용misfet, 상기 부하용 misfet 및 상기 전송용 misfet 각각의 게이트전극, 소오스영역 및 드레인영역의 표면에고융점금속실리사이드층형성되는것을특징으로 하는반도체집적회로장치. [청구항 13] 제1항에 있어서,상기 구동용misfet 각각의 소오스영역에 접속된 기준전압선, 상기 부하용 misfet 각각의 소오스영역에 접속된 전원전압선 및 상기 전송용 misfet 각각의 드레인영역에 접속된 데이타선을 더 포함하여, 상기 기준전압선 및 상기 전원전압선은 상기 기판으로부터 상기 제3도전막 상부의 제4도전막으로 형성되고, 상기 데이타선은 상기 기판으로부터상기제4도전막상부의제5도전막형성되는것을특징으로 하는반도체집적회로장치. [청구항 14] 제1항에 있어서,상기 구동용misfet 및 상기 전송용 misfet는 상기 반도체기판의 제1도전형 활성영역에 배치되며, 상기 부하용 misfet는 상기 반도체기판의 제2도전형 활성영역에 배치되고, 제2도전형 활성영역으로부터 제1도전형 활성영역을 분리하도록, 상기 제1도전형 활성영역과 상기 제2도전형 활성영역 사이의 상기 반도체기판에홈마련되는것을특징으로 하는반도체집적회로장치. [청구항 15] 제14항에 있어서,상기 제1도전형nan은상기제2도전형대향하는것을특징으로 하는반도체집적회로장치. [청구항 16] 제1항에 있어서,상기 제2도전막 및 상기 제3도전막은 각각 금속재료로이루어지는것을특징으로 하는반도체집적회로장치. [청구항 17] 제1항에 있어서,상기 전송용misfet의 게이트전극은또한상기제1도전재료층형성되는것을특징으로 하는반도체집적회로장치. [청구항 26] 제22항에 있어서,상기 사이드월스페이서는 상기 한쌍의국소배선의양쪽형성되는것을특징으로 하는반도체집적회로장치. [청구항 32] 제22항에 있어서,상기 게이트전극, 상기 국소배선의 적어도 한 쪽 및 그들 사이에 개재하는 절연막으로 구성하는 용량소자를 형성하기 위해, 상기 게이트전극과 상기 한 쌍의 국소배선의 적어도 한 쪽은 적어도 부분적으로 또한 수직으로 서로 중첩하도록배치되는것을특징으로 하는반도체집적회로장치. [청구항 40] 제37항에 있어서,상기 게이트전극, 상기 국소배선의 적어도 한 쪽 및 그들 사이에 개재하는 절연막으로 구성하는 용량소자를 형성하기 위해, 상기 게이트전극과 상기 한 쌍의 국소배선의 적어도 한 쪽은 적어도 부분적으로 또한 수직으로 서로 중첩하도록배치되는것을특징으로 하는반도체집적회로장치. [청구항 52] 제51항에 있어서,상기제1 및 제2국소배선의 측벽은상기게이트전극상배치되는것을특징으로 하는반도체집적회로장치. [청구항 53] 제52항에 있어서,국소배선 사이드월스페이서 및 게이트전극 사이드월스페이서는 각각의 국소배선 및 게이트전극의 측벽에서 연속적으로 연장하는단일의사이드월스페이서형성하는것을특징으로 하는반도체집적회로장치. [청구항 54] 제51항에 있어서,상기 국소배선 사이드월스페이서와 상기 게이트전극 사이드월스페이서는 개별적인사이드월스페이서인것을특징으로 하는반도체집적회로장치. [청구항 55] 제51항에 있어서,상기제1 및 제2국소배선은 서로 겹치고, 상기 장치는 상기 국소배선이 겹치는 제1 및 제2국소배선 사이의 유전체막을 더 포함하고, 상기 제1 및 제2국소배선과 유전체막은용량소자형성하는것을특징으로 하는반도체집적회로장치. [청구항 56] 제51항에 있어서,각각 제3절연막의 상부에 있는 전원전압선과 기준전압선, 상기 전원전압선과 상기 기준전압선의 상부에 있는 제4절연막 및 상기 제4절연막의 상부에 있는 데이타선더포함하는것을특징으로 하는반도체집적회로장치. [청구항 57] 제56항에 있어서,상기 전송용misfet의 소오스 또는 드레인영역과 접속되고 상기 제3절연막의 상부에 있는 중간상호접속선을 더 포함하며, 상기 중간상호접속선은 상기 제4절연막내의 구멍을 통하여 제4절연막의 상부에 있는 상기 데이타선과 접속되고, 제3절연막내의 구멍을 통하여 상기 전송용 misfet의 소오스 또는 드레인영역접속되는것을특징으로 하는반도체집적회로장치. [청구항 58] 제1항에 있어서,및 제2국소배선은 상기 제2국소배선과 상기 플립플롭회로를 마련하는 상기 misfet가 접속된 접속구멍상의 개구영역 및 상기 접속구멍의 맞춤여유 영역을 제외한영역서로중첩하는것을특징으로 하는반도체집적회로장치. [청구항 59] 제1항에 있어서,상기 제1국소배선 및 상기 제2국소배선은 각각 상기 구동용 misfet의 게이트전극과 드레인영역, 상기 부하용 misfet의 게이트전극과 드레인영역 및 상기 전송용 misfet의게이트전극의상부배치되는것을특징으로 하는반도체집적회로장치.