문맥 (context)
[청구항 2]
제1항에 있어서,상기 보정수단은 상기 트랜지스터를 온하여, 상기 박막캐패시터의 상기 전극간에 상기 일정범위로 떨어지도록 설정하는 보정전압을 인가하기 위해 상기 구동수단을 제어하기 위한제어수단구비하여이루어진것을특징으로 하는반도체기억장치.
[청구항 3]
제2항에 있어서,상기 제어수단은 상기 대응하는 메모리셀에 대하여 기록 및 독출동작이 수행되지 않을 경우, 상기 트랜지스터를 온하여, 연속주기로 상기 박막캐패시터의 상기 전극간에 보정전압을 계속 인가하도록동작하는것을특징으로 하는반도체기억장치.
[청구항 4]
제2항에 있어서,상기 제어수단은 상기 대응하는 메모리셀에 대하여 기록 또는 독출동작이 수행되지 않을 경우, 상기 트랜지스터를 온하여, 연속주기로 상기 박막캐패시터의 상기 전극간에 보정전압을 주기적으로 인가하도록동작하는것을특징으로 하는반도체기억장치.
[청구항 5]
제1항에 있어서,상기 트랜지스터가 반도체기판에 형성된 소스 및 드레인영역쌍으로 이루어지고, 소스 및 드레인영역의 한쪽은 상기 박막캐패시터의 상기 전극 한쪽에 접속되며, 상기 보정수단은 상기 기판과 상기 캐패시터의 다른쪽 전극간에 상기 소정 범위로 떨어지도록 설정하는보정전압인가하는것을특징으로 하는반도체기억장치.
[청구항 6]
제1항에 있어서,상기 한쪽 전극은 한쪽방향으로 향하는 하부표면을 제공하고, 상기 강유전체막은 상기 하부표면에 성장한 단결정과 상기 하부표면에 성장한 다결정막중 어느 하나로 이루어지고, 상기 전극간에한쪽방향으로향하는것을특징으로 하는반도체기억장치.
[청구항 7]
제6항에 있어서,상기 하부표면 재료의 격자정수가 상기 강유전체막 재료의 격자정수 보다도 작아, 격자정수가 상기 하부표면에 병렬방향으로 감소하고 상기 하부표면의 두께방향으로 증가하여상기강유전체막의결정변형되는것을특징으로 하는반도체기억장치.
[청구항 8]
제7항에 있어서,상기 강유전체막의 재료는 α가 sr 및 ca로 이루어진 그룹으로부터 선택된 하나 또는 다수의 재료로 이루어지고, β가 sn, zr, hf, mg, ta, nb 및, zn으로 이루어진 그룹으로부터 선택된 하나 또는 다수의 재료로 이루어진 baxα1-xtiyβ1-yo3(0〈x≤1, 0〈y≤1)의구성표시된것을특징으로 하는반도체기억장치.
[청구항 9]
제8항에 있어서,상기 하부표면에 제공된 상기 한쪽 전극의 재료는 백금, 금, 파라디움, 이리듐, 로듐, 레늄, 루테늄 등의 귀금속 및, 이들의 합금 또는 이들의 산화물, 더욱이 루테늄산 스트론튬이나 몰리브덴산 스트론튬을 포함하는 페로브스카이트형 도전성 산화물의 그룹으로부터 선택된재료로이루어진것을특징으로 하는반도체기억장치.
[청구항 10]
제1항에 있어서,상기0v로부터의 변위는 vf로 나타내고, 상기 소정 범위는0내지설정된것을특징으로 하는반도체기억장치.
[청구항 11]
제2항에 있어서,상기0v로부터의 변위는 vf로 나타내고, 상기 소정 범위는0내지설정된것을특징으로 하는반도체기억장치.
[청구항 12]
제5항에 있어서,상기0v로부터의 변위는 vf로 나타내고, 상기 소정 범위는0내지설정된것을특징으로 하는반도체기억장치.
[청구항 14]
제13항에 있어서,상기 한쪽 전극은 한쪽방향으로 향하는 하부표면을 제공하고, 상기 강유전체막은 상기 하부표면에 성장한 단결정과 상기 하부표면에 성장한 다결정막중 어느 하나로 이루어지고, 상기 전극간에한쪽방향으로향하는것을특징으로 하는반도체기억장치.
[청구항 15]
제14항에 있어서,상기 하부표면 재료의 격자정수가 상기 강유전체막 재료의 격자정수 보다도 작아, 격자정수가 상기 하부표면에 병렬방향으로 감소하고 상기 하부표면의 두께방향으로 증가하여 것과같이상기강유전체막의결정변형되는것을특징으로 하는반도체기억장치.
[청구항 16]
제15항에 있어서,상기 강유전체막의 재료는 α가 sr 및 ca로 이루어진 그룹으로부터 선택된 하나 또는 다수의 재료로 이루어지고, β가 sn, zr, hf, mg, ta, nb 및, zn으로 이루어진 그룹으로부터 선택된 하나 또는 다수의 재료로 이루어진 baxα1-xtiyβ1-yo3(0〈x≤1, 0〈y≤1)의구성표시되는것을특징으로 하는반도체기억장치.
[청구항 17]
제16항에 있어서,상기 하부표면에 제공된 상기 한쪽 전극의 재료는 백금, 금, 파라디움, 이리듐, 로듐, 레늄, 루테늄 등의 귀금속 및, 이들의 합금 또는 이들의 산화물, 더욱이 루테늄산 스트론튬이나 몰리브덴산 스트론튬을 포함하는 페로브스카이트형 도전성 산화물의 그룹으로부터 선택된재료로이루어진것을특징으로 하는반도체기억장치.
[청구항 18]
제13항에 있어서,상기0v로부터의 변위는 vf로 나타내고, 상기 소정 범위는0내지설정된것을특징으로 하는반도체기억장치.
[청구항 20]
제19항에 있어서,상기 한쪽 전극은 한쪽방향으로 향하는 하부표면을 제공하며, 상기 강유전체막은 상기 하부표면에 성장한 단결정막과 상기 하부표면에 성장한 다결정막중 어느 하나로 이루어지고, 상기 전극간에한쪽방향으로향하는것을특징으로 하는반도체기억장치.
[청구항 21]
제20항에 있어서,상기 하부표면 재료의 격자정수가 상기 강유전체막 재료의 격자정수 보다도 작아, 격자정수가 상기 하부표면에 병렬방향으로 감소하고 상기 하부표면의 두께방향으로 증가하여 것과같이상기강유전체막의결정변형되는것을특징으로 하는반도체기억장치.
[청구항 22]
제21항에 있어서,상기 강유전체막의 재료는 α가 sr 및 ca로 이루어진 그룹으로부터 선택된 하나 또는 다수의 재료로 이루어지고, β가 sn, zr, hf, mg, ta, nb 및, zn으로 이루어진 그룹으로부터 선택된 하나 또는 다수의 재료로 이루어진 baxα1-xtiyβ1-yo3(0〈x≤1, 0〈y≤1)의구성표시된것을특징으로 하는반도체기억장치.
[청구항 23]
제22항에 있어서,상기 하부표면에 제공된 상기 한쪽 전극의 재료는 백금, 금, 파라디움, 이리듐, 로듐, 레늄, 루테늄 등의 귀금속 및, 이들의 합금 또는 이들의 산화물, 더욱이 루테늄산 스트론튬이나 몰리브덴산 스트론튬을 포함하는 페로브스카이트형 도전성 산화물의 그룹으로부터 선택된재료로이루어진것을특징으로 하는반도체기억장치.
[청구항 24]
제19항에 있어서,상기0v로부터의 변위는 vf로 나타내고, 상기 소정 범위는0내지설정된것을특징으로 하는반도체기억장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
반도체기억장치에서 메모리셀에 대하여 기록 및 독출동작이 수행되지 않을 경우, 제어수단이 트랜지스터를 온(on)하여 보정전압을 인가하는 방식은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation메모리셀에 기록 및 독출동작이 수행되지 않을 때, 제어수단이 트랜지스터를 온(on)하여 보정전압을 인가하는 구체적인 동작 방식을 찾는 것이다.
-
2정보 추출
information_extraction청구항 3에서 메모리셀에 대해 기록 및 독출동작이 수행되지 않을 경우의 제어수단 동작에 관한 내용을 추출한다.
- 상기 제어수단은 상기 대응하는 메모리셀에 대하여 기록 및 독출동작이 수행되지 않을 경우, 상기 트랜지스터를 온하여, 연속주기로 상기 박막캐패시터의 상기 전극간에 보정전압을 계속 인가하도록동작하는것을특징으로 하는반도체기억장치
-
3근거 선택
evidence_selection질문 조건인 '기록 및 독출동작이 수행되지 않을 경우'와 일치하는 청구항 3의 구절을 선택한다.
- 상기 트랜지스터를 온하여, 연속주기로 상기 박막캐패시터의 상기 전극간에 보정전압을 계속 인가하도록동작
-
4논리 통합
logical_integration기록/독출 동작이 없는 조건에서 제어수단이 트랜지스터를 온(on)시키고, 보정전압을 연속주기로 계속 인가한다는 인과관계를 연결한다.
- 상기 트랜지스터를 온하여, 연속주기로 상기 박막캐패시터의 상기 전극간에 보정전압을 계속 인가하도록동작
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 '연속주기로 상기 박막캐패시터의 상기 전극간에 보정전압을 계속 인가하도록 동작하는 방식'을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
연속주기로 상기 박막캐패시터의 상기 전극간에 보정전압을 계속 인가하도록 동작하는 방식이다.
핵심 해석 (core_interpretation)
메모리셀의 기록 및 독출 동작이 없는 유휴 상태에서, 제어수단이 트랜지스터를 온하여 박막캐패시터 전극 간에 보정전압을 연속적으로 인가함으로써 소자를 보정하는 기술이다.