가공데이터 · 특허 지식베이스

화합물반도체발광장치 document_id 1019970046256

출원번호
1019970046256
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,상기 화합물 반도체 발광소자가이루어진것을특징으로 하는화합물 반도체 발광장치. [청구항 3] 제2항에 있어서,상기 반도체 발광소자가 형성된 곳 위에 기판을 더 구비하여 구성되고, 방사된 광이 상기 기판을 통해지나가는것을특징으로 하는화합물 반도체 발광장치. [청구항 4] 제1항에 있어서,상기 캐패시터가상기화합물반도체 발광소자상형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 5] 제1항에 있어서,절연된 중첩영역을 갖춘 제1 및 제2배선층을 더 포함하고, 상기 캐패시터가 상기 제1 및 제2배선층 사이에 형성되며, 상기 제1배선층이 상기 제1전극에 연결됨과 더불어 상기 제2배선층이상기제2전극연결되는것을특징으로 하는화합물 반도체 발광장치. [청구항 6] 제5항에 있어서,상기 화합물 반도체 발광소자가 탑재됨과 더불어 상기 제1 및 제2배선층이 형성된 곳 위에세라믹 기판더포함하여이루어진것을특징으로 하는화합물 반도체 발광장치. [청구항 7] 제1항에 있어서,상기 캐패시터의 캐패시턴스가 상기 화합물 반도체 발광소자의 진성 캐패시턴스 보다 더 큰 것특징으로 하는화합물 반도체 발광장치. [청구항 9] 제8항에 있어서,상기 제1화합물 반도체층과 상기 제2화합물 반도체층 사이에 형성된 활성층을 더 구비하여구성된것을특징으로 하는화합물 반도체 발광장치. [청구항 10] 제9항에 있어서,상기 제1화합물 반도체층과 상기 제2화합물 반도체층이 inxalyga(1-x-y)n층(0≤x≤1, 0≤y≤1)을포함하는것을특징으로 하는화합물 반도체 발광장치. [청구항 11] 제9항에 있어서,상기 제1화합물 반도체층과 상기 활성층 및 상기 제2화합물 반도체층중 적어도 하나가포함하는것을특징으로 하는화합물 반도체 발광장치. [청구항 12] 제9항에 있어서,상기 제1화합물 반도체층 아래에 형성된 반사층을 더 구비하여구성된것을특징으로 하는화합물 반도체 발광장치. [청구항 13] 제9항에 있어서,상기 제2전극이투광성 전극과전극배선포함하는것을특징으로 하는화합물 반도체 발광장치. [청구항 14] 제11항에 있어서,상기 전극 배선이 au, ti, ni로 이루어진 군과, au와 ti의 합금, au와 al의 합금 및, au와 cu의합금선택되는것을특징으로 하는화합물 반도체 발광장치. [청구항 15] 제9항에 있어서,상기 제1화합물 반도체층이 단차의 바닥에 노출되고, 상기 제1전극 및 상기 제2전극이단차의바닥상형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 16] 제15항에 있어서,단차의 측벽을 덮는절연층더구비하여이루어진것을특징으로 하는화합물 반도체 발광장치. [청구항 17] 제9항에 있어서,상기 제1전극 또는 상기 제2전극이배선층포함하는것을특징으로 하는화합물 반도체 발광장치. [청구항 18] 제9항에 있어서,상기 제1전극과 상기 제2전극 사이에 위치한 절연층을 더 구비하여 구성되고,상기 캐패시터가 상기 제2전극과 상기 절연층 및 상기 제1전극 사이에 형성된평행평판캐패시터인것을특징으로 하는화합물 반도체 발광장치. [청구항 19] 제18항에 있어서,상기 제2전극이 투광성 전극과 상기 절연층의 상부로 연장된전극배선포함하는것을특징으로 하는화합물 반도체 발광장치. [청구항 20] 제19항에 있어서,상기 절연층이 sio2, ta2o5, bto, sto, bsto, pzt로 이루어진 군으로부터 선택된재료포함하는것을특징으로 하는화합물 반도체 발광장치. [청구항 21] 제9항에 있어서,상기 제1전극과 상기 제2전극이본딩패드기능하는것을특징으로 하는화합물 반도체 발광장치. [청구항 22] 제9항에 있어서,상기 제1화합물 반도체층과 상기 제2전극 사이에 위치한 절연층을 더 포함하고, 상기 캐패시터가상기제1화합물반도체층과상기제2전극사이형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 23] 제9항에 있어서,상기 캐패시터가 상기 제1화합물 반도체층과 상기 제2전극 사이에 형성되고, 쇼트키 장벽이상기제1화합물반도체층과상기제2전극사이형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 24] 제9항에 있어서,상기 제1화합물 반도체층에 형성된 트렌치를 더 구비하여 구성되고, 상기 활성층 및 상기 제2화합물 반도체층과, 상기 캐패시터가상기트렌치형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 25] 제9항에 있어서,상기 제1화합물 반도체층이 단차의 바닥에 노출되고, 상기 제2전극이 상기 단차의 상부에 형성되며, 상기 캐패시터가상기제2전극상형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 26] 제9항에 있어서,표면상에서 배선 라인을 갖춘 배선판과;상기 제1전극 및 상기 제2전극을 상기 배선 라인에 연결하기 위한 도전성 페이스트를 더 구비하여구성된것을특징으로 하는화합물 반도체 발광장치. [청구항 28] 제27항에 있어서,상기 장치가포함하는것을특징으로 하는화합물 반도체 발광장치. [청구항 29] 제27항에 있어서,상기 전극배선이 au, ti, ni로 이루어진 군과, au와 ti의 합금, au와 al의 합금 및, au와 cu의합금선택되는것을특징으로 하는화합물 반도체 발광장치. [청구항 30] 제27항에 있어서,상기 제1콘택트층이 단차의 바닥에 노출되고, 상기 절연층이단차의바닥상형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 31] 제27항에 있어서,상기 제1전극과 상기 제2전극이본딩패드기능하는것을특징으로 하는화합물 반도체 발광장치. [청구항 32] 제31항에 있어서,상기 캐패시터가상기제2콘택트층상의상기제2전극상형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 33] 제27항에 있어서,표면상에서 배선 라인을 갖춘 배선판과;상기 제1전극 및 상기 제2전극을 상기 배선 라인에 연결하기 위한 도전성 페이스트를 더 구비하여구성된것을특징으로 하는화합물 반도체 발광장치. [청구항 35] 제34항에 있어서,상기 제1전극과 상기 제2전극 사이에 위치한 절연층을 더 구비하여 구성되고,상기 캐패시터가 상기 제1전극과 상기 절연층 및 상기 제2전극 사이에 형성된평행평판캐패시터인것을특징으로 하는화합물 반도체 발광장치. [청구항 37] 제36항에 있어서,상기 전류블럭이유전체층인것을특징으로 하는화합물 반도체 발광장치. [청구항 38] 제37항에 있어서,상기 유전체층이 sio2로이루어진것을특징으로 하는화합물 반도체 발광장치. [청구항 39] 제36항에 있어서,상기 캐패시터가상기제2콘택트층상의상기제2전극상형성되는것을특징으로 하는화합물 반도체 발광장치. [청구항 40] 제36항에 있어서,상기 제1콘택트층과, 상기 제1크래딩층, 상기 활성층, 상기 제2크래딩층, 상기 전류블럭 및,상기제2콘택트층중적어도하나포함하는것을특징으로 하는화합물 반도체 발광장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
화합물 반도체 발광장치에서 캐패시터가 제1전극, 절연층, 제2전극 사이에 형성되어 평행평판캐패시터로 구성되기 위한 조건은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    화합물 반도체 발광장치에서 캐패시터가 제1전극, 절연층, 제2전극 사이에 형성되어 평행평판캐패시터가 되기 위한 조건을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 18번과 청구항 35번에서 캐패시터의 구성 및 위치에 관한 정보를 추출한다.

    • 상기 제1전극과 상기 제2전극 사이에 위치한 절연층을 더 구비하여 구성되고,상기 캐패시터가 상기 제2전극과 상기 절연층 및 상기 제1전극 사이에 형성된평행평판캐패시터인것을특징으로 하는화합물 반도체 발광장치
  3. 3근거 선택evidence_selection

    평행평판캐패시터의 형성 조건을 명시한 구절을 선택한다.

    • 상기 제1전극과 상기 제2전극 사이에 위치한 절연층을 더 구비하여 구성되고,상기 캐패시터가 상기 제2전극과 상기 절연층 및 상기 제1전극 사이에 형성된평행평판캐패시터
  4. 4논리 통합logical_integration

    캐패시터가 평행평판캐패시터로 구성되기 위해서는 제1전극과 제2전극 사이에 절연층이 위치해야 하며, 캐패시터는 이 세 요소(제1전극, 절연층, 제2전극) 사이에 형성되어야 함을 도출한다.

  5. 5결론 도출conclusion_formulation

    질문에 대한 직접적인 답변으로, 제1전극과 제2전극 사이에 절연층을 구비하고 캐패시터가 이들 사이에 형성되어야 한다는 조건을 정리한다.

  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 최종 답변을 작성한다.

최종 답변 (final_answer)
상기 제1전극과 상기 제2전극 사이에 위치한 절연층을 더 구비하여 구성하고, 상기 캐패시터가 상기 제2전극과 상기 절연층 및 상기 제1전극 사이에 형성되어야 한다.
핵심 해석 (core_interpretation)
본 발명은 화합물 반도체 발광장치 내에서 제1전극, 제2전극 및 그 사이에 배치된 절연층을 이용하여 평행평판 구조의 캐패시터를 형성하는 기술적 구성을 포함한다.