문맥 (context)
[청구항 1]
신호 입력 노드와;
기준 입력 노드와;
입력들이 상기 신호 입력 노드 및 상기 기준 입력 노드에 결합되어 있고, 상기 노드들 상의 전압들로부터 차동 전류 출력을 산출하도록 형성된 제 1 트랜스컨덕터와
상기 신호 입력 노드와 상기 제 1 트랜스컨덕터의 제 1 입력 사이에 결합되어 있는 제 1 내부 커패시터; 및
상기 기준 입력 노드와 상기 제 1 트랜스컨덕터의 제 2 입력 사이에 결합되어 있는 제 2 내부 커패시터를 구비하는 것을 특징으로 하는 cmos 상관 이중 샘플러 회로
[청구항 2]
제1항에 있어서,상기 제 1 트랜스컨덕터에 결합되어 있는 제 1 샘플링 스위치와;상기 제 1 샘플링 스위치에 결합되어 있는 제 1 샘플링 커패시터와;상기 제 1 트랜스컨덕터에 결합되어 있는 제 2 샘플링 스위치; 및상기 제 2 샘플링 스위치에 결합되어 있는제2샘플링 커패시터더구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 3]
제1항에 있어서,상기 노드들중 하나에 결합되어 있고, 상기 트랜스컨덕터의 선형 영역을 증가시키는 dc 옵셋을 제공하도록 형성된 dc 옵셋회로더구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 4]
제3항에 있어서,상기dc 옵셋 회로는:상기 신호 입력 노드에 결합되어 있는 전압 공급과;전류원과;상기 전압 공급과 상기 전류원 사이에 결합되어 있는 저항; 및상기 전압 공급을 상기 신호 입력 노드에 선택적으로 결합시키고 상기 저항을 상기 기준 입력 노드에 선택적으로 결합시키는스위칭 회로구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 5]
제1항에 있어서,상기 제 1 트랜스컨덕터는 mos트랜지스터들의차동페어구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 6]
제1항에 있어서,상기 제 1 트랜스컨덕터는 저 이득 트랜스컨덕터와 고 이득 트랜스컨덕터를 구비하고, 상기 cmos 상관 이중 샘플러 회로는:저 이득 신호에 응답하여 상기 노드들을 상기 저 이득 트랜스컨덕터에 접속시키고, 고 이득 신호에 응답하여 상기 노드들을 상기 고 이득 트랜스컨덕터에 접속시키도록 형성된스위칭 회로더구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 7]
제6항에 있어서,상기 노드들에 결합되어 있고 상기 저 및 고 이득 신호들을 발생하도록 되어 있는 형성된프로그램가능이득증폭기더구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 8]
제6항에 있어서,이득 트랜스컨덕터는 퇴화된트랜스컨덕터구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 9]
제6항에 있어서,상기 고 이득 증폭기는차동페어트랜스컨덕터구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로.
[청구항 10]
신호 입력 노드와;
기준 입력 노드와;
입력들이 상기 신호 입력 노드 및 상기 기준 입력 노드에 결합되어 있고, 상기 노드들 상의 전압들로부터 차동 전류 출력을 발생하도록 형성되며, 고 이득 트랜스컨덕터 및 저 이득 트랜스컨덕터 를 포함하는 제 1 트랜스컨덕터와
상기 신호 입력 노드와 상기 제 1 트랜스컨덕터의 제 1 입력 사이에 결합되어 있는 제 1 내부 커패시터와
상기 기준 입력 노드와 상기 제 1 트랜스컨덕터의 제 2 입력 사이에 결합되어 있는 제 2 내부 커패시터와
저 이득 신호에 응답하여 상기 노드들을 상기 저 이득 트랜스컨덕터에 접속하고, 고 이득 신호에 응답하여 상기 노드들을 상기 고 이득 트랜스컨덕터 에 접속하도록 형성되어 있는 스위칭 회로와
상기 제 1 트랜스컨덕터의 제 1 출력에 결합되어 있고, 전류를 전압으로 변환하도록 형성된 제 2 트랜스컨덕터와
상기 제 1 트랜스컨덕터의 제 2 출력에 결합되어 있고, 전류를 전압으로 변환하도록 형성되어 있는 제 3 트랜스컨덕터와
상기 제 2 트랜스컨덕터 에 결합되어 있는 제 1 샘플링 스위치와
상기 제 1 샘플링 스위치에 결합되어 있는 제 1 샘플링 커패시터와
상기 제 3 트랜스컨덕터 에 결합되어 있는 제 2 샘플링 스위치와
상기 제 2 샘플링 스위치에 결합되어 있는 제 2 샘플링 커패시터; 및
제 1 및 제 2 입력들이 상기 제 1 및 제 2 샘플링 스위치들에 결합되어 있고, 차동 전류 출력 신호를 제공하도록 형성 제 4 트랜스컨덕터를 를 구비하며,
상기 제 2 및 제 3 트랜스컨덕터들은 제 3 및 제 4 mos 트랜지스터들을 구비하고
상기 제 4 트랜스컨덕터는 제 1 및 제 2 mos 트랜지스터들을 구비하고
상기 제 1 및 제 3 mos 트랜지스터들은 제 1 전류 미러로서 접속되어 있으며; 그리고
상기 제 2 및 제 4 mos 트랜지스터들은 제 2 전류 미러로서 접속되어 있는 것을 특징으로 하는 cmos 상관 이중 샘플러 회로
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1항의 CMOS 상관 이중 샘플러 회로에서 트랜스컨덕터의 선형 영역을 증가시키기 위해 사용되는 DC 옵셋 회로는 어떠한 구성 요소들로 이루어져 있는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation트랜스컨덕터의 선형 영역을 증가시키기 위해 사용되는 DC 옵셋 회로의 구성 요소를 찾는 것이다.
-
2정보 추출
information_extraction청구항 3에서 DC 옵셋 회로가 트랜스컨덕터의 선형 영역을 증가시킨다는 점을 확인하고, 청구항 4에서 해당 회로의 구성을 추출한다.
- 상기 트랜스컨덕터의 선형 영역을 증가시키는 dc 옵셋을 제공하도록 형성된 dc 옵셋회로
- 상기dc 옵셋 회로는:상기 신호 입력 노드에 결합되어 있는 전압 공급과;전류원과;상기 전압 공급과 상기 전류원 사이에 결합되어 있는 저항; 및상기 전압 공급을 상기 신호 입력 노드에 선택적으로 결합시키고 상기 저항을 상기 기준 입력 노드에 선택적으로 결합시키는스위칭 회로구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로
-
3근거 선택
evidence_selection청구항 4에 명시된 DC 옵셋 회로의 구성 요소인 전압 공급, 전류원, 저항, 스위칭 회로를 선택한다.
- 상기dc 옵셋 회로는:상기 신호 입력 노드에 결합되어 있는 전압 공급과;전류원과;상기 전압 공급과 상기 전류원 사이에 결합되어 있는 저항; 및상기 전압 공급을 상기 신호 입력 노드에 선택적으로 결합시키고 상기 저항을 상기 기준 입력 노드에 선택적으로 결합시키는스위칭 회로구비하는것을특징으로 하는cmos 상관 이중 샘플러 회로
-
4논리 통합
logical_integration추출된 구성 요소들을 나열하여 질문에 대한 답변을 구성한다.
-
5결론 도출
conclusion_formulationDC 옵셋 회로는 전압 공급, 전류원, 저항, 스위칭 회로로 이루어져 있음을 결론짓는다.
-
6답변 생성
answer_generation질문에 따라 구성 요소들을 리스트 형식으로 작성한다.
최종 답변 (final_answer)
전압 공급, 전류원, 저항, 스위칭 회로
핵심 해석 (core_interpretation)
본 발명은 DC 옵셋 회로를 통해 트랜스컨덕터의 선형 영역을 확장함으로써 CMOS 상관 이중 샘플러 회로의 성능을 개선하는 기술을 포함한다.