문맥 (context)
[청구항 2]
채널 영역을 사이에 두고 소오스 영역과 드레인 영역이 형성된 반도체 물질층 및
상기 반도체 물질층의 채널 영역 상부에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비한 소이 디램 (silicon-on-insulator dram) 장치에 있어서
반도체 기판 상부에 제 1 절연막을 사이에 두고 형성된 커패시터 상부 전극과
상기 커패시터 상부 전극 상에 커패시터 유전체막을 사이에 두고 형성되어 있되, 매입 콘택을 통해서 상기 소오스 영역과 접하도록 형성된 커패시터 하부 전극과
상기 커패시터 하부 전극을 포함한 상기 커패시터 유전체막 상에 형성되어 있되, 매립 콘택에 의해서 분리된 제 2 절연막과
상기 제 2 절연막 상에 도전막을 사이에 두고 형성되어 있되, 상기 반도체 물질층의 하부에 접하도록 형성된 제 2 절연막을 포함하고
상기 도전막이 백 바이어스 전압 (back bias voltage)에 의해서 구동됨으로써 상기 드레인 영역 및 상기 반도체 물질층과 상기 커패시터 하부 전극 사이의 커플링이 방지되는 것을 특징으로 하는 소이 디램 장치
[청구항 6]
채널 영역을 사이에 두고 소오스 영역과 드레인 영역이 형성된 반도체 물질층 (semiconductor material layer) 및
상기 반도체 물질층의 채널 영역 상부에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비한 소이 디램 (silicon-on-insulator dram) 장치에 있어서
반도체 기판 및 상기 반도체 물질층 사이에 형성된 제 1 절연막과
상기 제 1 절연막과 상기 반도체 기판 사이에 형성된 제 2 절연막과
상기 제 2 절연막 하부에 형성되어 있되, 그것과 소정 간격을 두고 형성되며, 매립 콘택 홀을 통해서 상기 반도체 물질층의 소오스 영역과 접하도록 형성된 커패시터 하부 전극과
상기 제 2 절연막 하부 및 상기 커패시터 하부 전극의 표면에 형성된 커패시터 유전체막과
상기 유전체막 하부에 접하도록 형성되어 있되, 상기 커패시터 하부 전극과 상기 제 2 절연막 사이의 공간을 채우도록 형성된 커패시터 상부 전극 및
상기 반도체 기판과 상기 커패시터 하부 전극 사이에 형성된 제 3 절연막을 포함하는 것을 특징으로 하는 소이 디램 장치
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
소이 디램(silicon-on-insulator dram) 장치에서 백 바이어스 전압(back bias voltage)에 의해 구동되는 도전막은 어떤 역할을 수행하며, 이를 통해 방지되는 현상은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation소이 디램 장치에서 백 바이어스 전압으로 구동되는 도전막의 역할과 이를 통해 방지되는 현상을 파악해야 한다.
-
2정보 추출
information_extraction청구항 2에서 도전막이 백 바이어스 전압에 의해 구동된다는 점과 그 효과에 대한 정보를 추출한다.
- 상기 도전막이 백 바이어스 전압 (back bias voltage)에 의해서 구동됨으로써 상기 드레인 영역 및 상기 반도체 물질층과 상기 커패시터 하부 전극 사이의 커플링이 방지되는 것
-
3근거 선택
evidence_selection도전막의 구동 방식과 방지되는 현상이 명시된 구절을 선택한다.
- 상기 도전막이 백 바이어스 전압 (back bias voltage)에 의해서 구동됨으로써 상기 드레인 영역 및 상기 반도체 물질층과 상기 커패시터 하부 전극 사이의 커플링이 방지되는 것
-
4논리 통합
logical_integration도전막은 백 바이어스 전압에 의해 구동되며, 이 구동을 통해 드레인 영역/반도체 물질층과 커패시터 하부 전극 간의 커플링을 차단하는 역할을 수행함을 연결한다.
-
5결론 도출
conclusion_formulation도전막의 역할은 커플링 방지이며, 구체적으로 드레인 영역 및 반도체 물질층과 커패시터 하부 전극 사이의 커플링을 방지한다.
-
6답변 생성
answer_generation질문에 대해 역할과 방지되는 현상을 명확히 기술하여 최종 답변을 생성한다.
최종 답변 (final_answer)
도전막은 백 바이어스 전압(back bias voltage)에 의해 구동됨으로써, 드레인 영역 및 반도체 물질층과 커패시터 하부 전극 사이의 커플링을 방지하는 역할을 수행한다.
핵심 해석 (core_interpretation)
본 발명은 백 바이어스 전압으로 구동되는 도전막을 통해 소이 디램의 드레인 영역 및 반도체 물질층과 커패시터 하부 전극 간의 불필요한 커플링 현상을 억제하는 기술을 포함한다.