문맥 (context)
[청구항 1]
모드 선택 제어 신호(mode_sel)에 따라 8스테이트와 16 스테이트 모드를 동시에 지원 가능한 가산 비교 선택 장치에 있어서,
다수개의 스테이트에 해당하는 브랜치 메트릭(bmi)과 이전 경로 메트릭(pmi)을 입력받아 클럭 분주 신호(control)에 따라 각 스테이트에 대한 최적 경로 메트릭(pm_out)을 계산하여 출력함과 동시에, 입력 비트(x1,x0)를 출력하는 다수개의 프로세싱부(30-1~30-4)가 병렬로 연결되어 구성된 최적 경로 계산부(30)
상기 모드 선택 제어 신호(mode_sel)에 따라 해당되는 모드의 상기 최적 경로 메트릭(pm_out)의 오버플로를 감시하여 오버플로 인디케이터 신호(overflow indicator)를 출력하는 오버플로 제어부(32)
상기 오버플로 인디케이터 신호(overflow indicator)에 따라 상기 최적 경로 메트릭(pm_out)을 재조정하여 최종 결정된 생존 데이터 메트릭(smi)을 외부의 경로 메트릭 네트워크(pmn)로 출력하는 출력부(34); 및
상기 최적 경로 계산부(30)로부터 출력된 최적 경로 메트릭(pm_out)을 상기 클럭 분주 신호(control)에 따라 상기 오버플로 제어부(32)와 출력부(34)로 전달하는 제1 내지 제8 스위치(switch #1~switch #8)를 포함하여 구성되는 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치
[청구항 2]
제 1 항에 있어서,상기 클럭 분주 신호(control)는 상기 프로세싱부(30-1~30-4)가 4개 스테이트에 대하여 순차적으로 계산을 수행하도록 제어하며, 한 클럭동안 레벨 1부터 레벨 4까지의신호출력하는것을특징으로 하는트렐리스 디코더의 가산 비교 선택 장치.
[청구항 3]
제 1 항에 있어서,상기 프로세싱부(30-1~30-4)는 각각 32개 브랜치 메트릭과 32개 이전 경로 메트릭을 입력받아 상기 클럭 분주 신호(control)에 따라 각 스테이트에 대한 브랜치 메트릭과 이전 경로 메트릭을 8개씩 선택하여 출력하는 멀티플렉서 블록(mux block #1~mux block #4); 및상기 모드 선택 제어 신호(mode_sel)에 따라 8스테이트 혹은 16스테이트 모드에 대한 브랜치 메트릭과 경로 메트릭을 가산한 후, 가장 작은 값을 갖는 후보 경로 메트릭을 최적 경로 메트릭(pm-out)으로 출력하고 최적 경로 메트릭에 대한 입력 비트 x1,x0을 출력하는 프로세싱 엘리먼트(pe #1~pe#4)를 포함하여구성되는것을특징으로 하는트렐리스 디코더의 가산 비교 선택 장치.
[청구항 4]
제 1 항에 있어서,상기 오버플로 제어부(32)는 최적 경로 메트릭(pm-out)의 최상위 비트(msb)를 입력받아 논리곱 연산하는 앤드 게이트 블록(33);상기 클럭 분주 신호(control)에 따라 상기 앤드 게이트 블록(33)의 출력을 멀티플렉서(mux16)로 전달하거나 상기 출력부(34)로 전달하는 제9 스위치(switch #9); 및상기 클럭 분주 신호(control)에 따라 상기 제9 스위치(switch #9)의 출력을 선택하거나 '1'을 선택하여 상기 앤드 게이트 블록(33)으로 전달하는 상기 멀티플렉서(mux16)를 포함하여구성되는것을특징으로 하는트렐리스 디코더의 가산 비교 선택 장치.
[청구항 5]
제 1 항에 있어서,상기 가산 비교 선택 장치는 입력 비트 x1,x0를 각각 저장하는메모리더포함하는것을특징으로 하는트렐리스 디코더의 가산 비교 선택 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
트렐리스 디코더의 가산 비교 선택 장치에서 오버플로 제어부(32)가 최적 경로 메트릭(pm_out)의 오버플로를 감시하기 위해 사용하는 구성 요소와 그 동작 방식은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation오버플로 제어부(32)가 최적 경로 메트릭(pm_out)의 오버플로를 감시하기 위해 사용하는 구성 요소와 그 동작 방식을 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 오버플로 제어부(32)의 목적을 확인하고, 청구항 4에서 해당 제어부의 세부 구성을 추출한다.
- 상기 모드 선택 제어 신호(mode_sel)에 따라 해당되는 모드의 상기 최적 경로 메트릭(pm_out)의 오버플로를 감시하여 오버플로 인디케이터 신호(overflow indicator)를 출력하는 오버플로 제어부(32)
- 상기 오버플로 제어부(32)는 최적 경로 메트릭(pm-out)의 최상위 비트(msb)를 입력받아 논리곱 연산하는 앤드 게이트 블록(33);상기 클럭 분주 신호(control)에 따라 상기 앤드 게이트 블록(33)의 출력을 멀티플렉서(mux16)로 전달하거나 상기 출력부(34)로 전달하는 제9 스위치(switch #9); 및상기 클럭 분주 신호(control)에 따라 상기 제9 스위치(switch #9)의 출력을 선택하거나 '1'을 선택하여 상기 앤드 게이트 블록(33)으로 전달하는 상기 멀티플렉서(mux16)
-
3근거 선택
evidence_selection오버플로 제어부의 구성 요소인 앤드 게이트 블록(33), 제9 스위치(switch #9), 멀티플렉서(mux16)와 관련된 구절을 선택한다.
- 상기 오버플로 제어부(32)는 최적 경로 메트릭(pm-out)의 최상위 비트(msb)를 입력받아 논리곱 연산하는 앤드 게이트 블록(33);상기 클럭 분주 신호(control)에 따라 상기 앤드 게이트 블록(33)의 출력을 멀티플렉서(mux16)로 전달하거나 상기 출력부(34)로 전달하는 제9 스위치(switch #9); 및상기 클럭 분주 신호(control)에 따라 상기 제9 스위치(switch #9)의 출력을 선택하거나 '1'을 선택하여 상기 앤드 게이트 블록(33)으로 전달하는 상기 멀티플렉서(mux16)
-
4논리 통합
logical_integration앤드 게이트 블록(33)은 pm_out의 MSB를 논리곱 연산하고, 제9 스위치와 멀티플렉서(mux16)는 클럭 분주 신호(control)에 따라 신호의 경로를 제어하며 동작함을 통합한다.
-
5결론 도출
conclusion_formulation오버플로 제어부는 앤드 게이트 블록(33), 제9 스위치(switch #9), 멀티플렉서(mux16)로 구성되며, 클럭 분주 신호에 따라 MSB의 논리곱 연산 결과나 특정 신호를 제어하여 오버플로를 감시한다.
-
6답변 생성
answer_generation추출된 구성 요소와 동작 방식을 질문의 형식에 맞춰 정리하여 최종 답변을 생성한다.
최종 답변 (final_answer)
오버플로 제어부(32)는 최적 경로 메트릭(pm_out)의 최상위 비트(msb)를 입력받아 논리곱 연산을 수행하는 앤드 게이트 블록(33), 클럭 분주 신호(control)에 따라 앤드 게이트 블록(33)의 출력을 멀티플렉서(mux16) 또는 출력부(34)로 전달하는 제9 스위치(switch #9), 그리고 클럭 분주 신호(control)에 따라 제9 스위치(switch #9)의 출력을 선택하거나 '1'을 선택하여 앤드 게이트 블록(33)으로 전달하는 멀티플렉서(mux16)를 구성 요소로 사용한다.
핵심 해석 (core_interpretation)
트렐리스 디코더에서 최적 경로 메트릭의 오버플로를 감시하기 위해 MSB의 논리곱 연산과 클럭 분주 신호에 따른 신호 경로 제어(스위칭)를 수행하는 회로 구조를 나타낸다.