유한장 임펄스응답 필터 및 그 필터링 방법 document_id 1019970076029

[청구항 1] 유한장 임펄스응답 필터에 있어서, 일련의 l/2개의 지연소자가 접속되어 이루어지며 각 지연소자는 입력되는 데이터를 소정 심볼레이트에 따라 순차적으로 지연시켜 출력하는 제1지연부와, 상기 제1지연부의 각 지연소자에 대해 대칭관계에 있는 일련의 l/2개의 지연소자로 이루어지며 각 지연소자는 상기 심볼레이트에 따라 상기 제1지연부로부터의 지연출력을 순차적으로 지연시켜 출력하는 제2지연부와, 소정 탭수에 따른 필터출력값들을 저장하고 있는 다수의 롬들로 이루어지는 제1롬뱅크 및 제2롬뱅크와, 상기 제1지연부의 최종 2비트 지연출력들에 의해 정해질 수 있는 어드레스에 대응하는 필터출력값들을 저장하고 있는 롬들로 이루어지는 제3롬뱅크와, 상기 제2지연부의 최초 2비트 지연출력들에 의해 정해질 수 있는 어드레스에 대응하는 필터출력값들을 저장하고 있는 롬들로 이루어지는 제4롬뱅크와, 상기 제1지연부의 최종 2비트 지연출력을 제외한 나머지 (l/2-2)비트의 지연출력들을 이용하여 상기 제1롬뱅크의 각 롬들에 저장되어 있는 필터출력값들중 어느 한 필터출력값을 어드레싱하기 위한 제1어드레스를 생성하는 제1어드레스 생성부와, 상기 제2지연부의 최초 2비트 지연출력을 제외한 나머지 (l/2-2)비트의 지연출력들을 이용하여 상기 제2롬뱅크의 각 롬들에 저장되어 있는 필터출력값들중 어느 한 필터출력값을 어드레싱하기 위한 제2어드레스를 생성하는 제2어드레스 생성부와, 상기 제1롬뱅크 및 상기 제3롬뱅크로부터 출력되는 필터출력값을 상기 심볼레이트의 오버샘플링레이트/2배 클럭에 따라 순차적으로 멀티플렉싱하여 출력하는 제1멀티플렉서 및 제3멀티플렉서와, 상기 제2롬뱅크 및 상기 제4롬뱅크로부터 출력되는 필터출력값을 상기 제1멀티플렉서 및 상기 제3멀티플렉서에 의한 멀티플렉싱순서에 대해 반대로 순차적으로 멀티플렉싱하여 출력하는 제2멀티플렉서 및 제4멀티플렉서와, 상기 제1멀티플렉서와 상기 제3멀티플렉서로부터 출력되는 필터출력값들을 직접 출력하거나 2의 보수화처리하여 출력하는 제1필터출력값 처리부와, 상기 제2멀티플렉서와 상기 제4멀티플렉서로부터 출력되는 필터출력값들을 직접 출력하거나 2의 보수화처리하여 출력하는 제2필터출력값 처리부와, 상기 제1필터출력값 처리부 및 상기 제2필터출력값 처리부로부터 출력되는 필터출력값들을 가산하여 필터 출력데이터로서 출력하는 가산기를 적어도 포함하여 이루어짐을 특징으로 하는 유한장 임펄스응답 필터 [청구항 2] 제1항에 있어서,상기 제1롬뱅크 및 상기 제2롬뱅크의 각 롬들은 2(l/2-3)의용량가지는것을특징으로 하는유한장 임펄스응답 필터. [청구항 3] 제2항에 있어서,상기 제3롬뱅크 및 상기 제4롬뱅크의 각 롬들은 22의용량가지는것을특징으로 하는유한장 임펄스응답 필터. [청구항 4] 제1항에 있어서,상기 제1어드레스 생성부는, 상기 제1지연부의 최종 2비트 지연출력을 제외한 나머지 (l/2-2)비트의 지연출력들을 입력으로 하여 이 입력된 (l/2-2)비트 지연출력들중의 최상위 비트값에 따라 나머지 (l/2-3)비트의 지연출력들을 상기 제1어드레스로서 직접 생성하거나 1의 보수화처리하여 이 처리된결과를상기제1어드레스생성하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 5] 제4항에 있어서,상기 제1어드레스 생성부는, 상기 최상위 비트값이 2(l/2-3)보다 큰 경우에 상기 (l/2-3)비트의 지연출력들에 대해 1의 보수화처리를 행한 후 이처리결과를상기제1어드레스생성하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 6] 제4항에 있어서,상기 제1어드레스 생성부는, 상기 제1지연부의 최종 2비트 지연출력들을 제외한 나머지 (l/2-2)비트 지연출력들중의 최상위 비트값을 하나의 공통입력으로 하고 나머지 지연단계의 비트값들을 각각 다른 입력으로 하는 다수의 배타적 논리합회로로 이루어지며, 이 다수의 배타적 논리합회로에 의한연산결과를상기제1어드레스생성하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 7] 제1항에 있어서,상기 제2어드레스 생성부는, 상기 제2지연부의 최초 2비트 지연출력들을 제외한 나머지 (l/2-2)비트의 지연출력들을 입력으로 하여 이 입력된 (l/2-2)비트의 지연출력들중 최하위 비트값에 따라 나머지 (l/2-3)비트의 지연출력들을 직접 상기 제2어드레스로서 생성하거나 1의 보수화처리하여 이 처리된결과를상기제2어드레스생성하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 8] 제7항에 있어서,상기 제2어드레스 생성부는, 상기 최하위 비트의 값이 2(l/2-3)보다 큰 경우에 상기 (l/2-3)비트의 지연출력들에 대해 1의 보수화처리를 행한 후 이처리결과를상기제2어드레스생성하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 9] 제7항에 있어서,상기 제2어드레스 생성부는, 상기 제2지연부의 최초 2비트 지연출력들을 제외한 나머지 (l/2-2)비트의 지연출력들중 최하위 비트값을 하나의 공통입력으로 하고 나머지 지연단계의 비트값들을 각각 다른 입력으로 하는 다수의 배타적 논리합회로로 이루어지며, 이 다수의 배타적 논리합회로에 의한연산결과를상기제2어드레스생성하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 10] 제4항에 있어서,상기 제1필터출력값 처리부는, 상기 최상위 비트값이 2(l/2-3)보다 큰 경우에 상기 제1멀티플렉서로부터의 필터출력값을 2의 보수화처리한 후 상기 제3멀티플렉서로부터의필터출력값함께출력하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 11] 제4항에 있어서,상기 제2필터출력값 처리부는, 상기 최하위 비트값이 2(l/2-3)보다 큰 경우에 상기 제2멀티플렉서로부터의 필터출력값을 2의 보수화처리한 후 상기 제4멀티플렉서로부터의필터출력값함께출력하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 12] 제1항 내지 제11항중의 어느 한 항에 있어서,상기 심볼레이트의 2배 클럭을 입력하여 카운트한 후 그 카운트결과를 상기 심볼레이트의 오버샘플링레이트/2배에 해당하는 클럭으로 생성하여 상기 제1멀티플렉서 및 상기 제3멀티플렉서로 인가하고, 그 역카운트결과에 따른 클럭을 상기 제3멀티플렉서 및 상기 제4멀티플렉서로 인가하는카운터더구비함을특징으로 하는유한장 임펄스응답 필터. [청구항 13] 유한장 임펄스응답 필터에 있어서, 일련의 l/2개의 지연소자가 접속되어 이루어지며 각 지연소자는 입력되는 데이터를 소정 심볼레이트에 따라 순차적으로 지연시켜 출력하는 제1지연부와, 상기 제1지연부의 각 지연소자에 대해 대칭관계에 있는 일련의 l/2개의 지연소자로 이루어지며 각 지연소자는 상기 심볼레이트에 따라 상기 제1지연부로부터의 지연출력을 순차적으로 지연시켜 출력하는 제2지연부와, 상기 심볼레이트의 2배 클럭을 카운팅하고 그 카운팅결과를 나타내는 제1출력신호와 역카운팅결과를 나타내는 제2출력신호를 출력하는 카운터와, 상기 제1지연부의 최종 2비트 지연출력과 상기 제2지연부의 최초 2비트 지연출력을 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 출력하는 제1멀티플렉서와, 각각이 상기 제1멀티플렉서의 출력에 의해 정해질 수 있는 어드레스에 대응하는 필터출력값들을 저장하고 있는 롬들로 이루어지는 롬뱅크와, 상기 롬뱅크로부터 출력되는 필터출력값을 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 출력하는 제2멀티플렉서와, 상기 제1지연부의 최초 지연출력과 상기 제2지연부의 최종 지연출력을 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 제어신호로서 출력하는 제3멀티플렉서와, 상기 제1출력신호와 상기 제2출력신호를 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 이 멀티플렉싱 결과를 2비트의 어드레스 최상위 비트값으로 생성하고 상기 제1지연부의 최초 지연출력을 제외한 나머지 (l/2-3)비트의 지연출력들과 이들 출력들에 대해 대칭관계에 있는 상기 제2지연부의 지연출력들을 상기 심볼레이트의 4배 클럭에 따라 각각 멀티플렉싱하여 출력하는 다수의 멀티플렉서와, 상기 다수의 멀티플렉서중에서 상기 어드레스의 최상위 비트값을 생성하는 멀티플렉서를 제외한 나머지 멀티플렉서들의 각 출력과 상기 제어신호를 배타적 논리합연산하여 이들 출력을 상기 어드레스의 최상위 비트값에 연결되는 (l/2-3)비트의 각 비트값으로 출력하는 다수의 배타적 논리합회로와, 소정 탭수에 따른 필터출력값들을 저장하고 있으며 상기 다수의 멀티플렉서의 초기 멀티플렉서에 의해 생성되는 최상위 비트값과 상기 다수의 배타적 논리합회로에 의해 생성되는 나머지 (l/2-3)비트값들에 의해 결정되는 (l/2-1)비트의 어드레스에 의해 억세스되는 필터출력값을 출력하는 룩업테이블과, 상기 룩업테이블 및 상기 제2멀티플렉서로부터 출력되는 필터출력값들을 상기 제어신호에 따라 2의 보수화처리하여 출력하거나 직접 출력하는 필터출력값 처리부와, 상기 필터출력값 처리부의 출력을 일시적으로 저장하는 레지스터와, 상기 레지스터에 의해 일시적으로 저장된 필터출력값과 상기 필터출력값 처리부에 의해 처리된 필터출력값을 가산하여 필터 출력데이터로서 출력하는 가산기를 적어도 포함하여 이루어짐을 특징으로 하는 유한장 임펄스응답 필터 [청구항 14] 제13항에 있어서,상기 룩업테이블은 2(l/2-1)의용량가지는것을특징으로 하는유한장 임펄스응답 필터. [청구항 15] 제13항에 있어서,상기 롬뱅크의 각 롬들은 22의용량가지는것을특징으로 하는유한장 임펄스응답 필터. [청구항 16] 제13항에 있어서,상기 필터출력값 처리부는, 상기 제어신호가 "하이"레벨인 경우에는 상기 룩업테이블로부터 출력되는 필터출력값을 2의 보수화처리하여 출력하고 상기 제어신호가 "로우"레벨인 경우에는 상기 룩업테이블로부터 출력되는필터출력값직접출력하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 17] 유한장 임펄스응답 필터에 있어서, 일련의 l/2개의 지연소자가 접속되어 이루어지며 각 지연소자는 입력되는 데이터를 소정 심볼레이트에 따라 순차적으로 지연시켜 출력하는 제1지연부와, 상기 제1지연부의 각 지연소자에 대해 대칭관계에 있는 일련의 l/2개의 지연소자로 이루어지며 각 지연소자는 상기 심볼레이트에 따라 상기 제1지연부로부터의 지연출력을 순차적으로 지연시켜 출력하는 제2지연부와, 상기 심볼레이트의 2배 클럭을 카운팅하고 그 카운팅결과를 나타내는 제1출력신호와 역카운팅결과를 나타내는 제2출력신호를 출력하는 카운터와, 상기 제1지연부의 최종 2비트 지연출력과 상기 제2지연부의 최초 2비트 지연출력을 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 출력하는 제1멀티플렉서와, 각각이 상기 제1멀티플렉서의 출력에 의해 정해질 수 있은 어드레스에 대응하는 필터출력값들을 저장하고 있는 롬들로 이루어지는 제1롬뱅크와, 상기 제1롬뱅크로부터 출력되는 필터출력값을 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 출력하는 제2멀티플렉서와, 상기 제1출력신호와 상기 제2출력신호를 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 출력하는 제3멀티플렉서와, 상기 제1지연부의 최초 지연출력과 상기 제2지연부의 최종 지연출력을 상기 심볼레이트의 4배 클럭에 따라 멀티플렉싱하여 제어신호로서 출력하는 제4멀티플렉서와, 상기 제1지연부의 최초 지연출력을 제외한 나머지 (l/2-3)비트의 지연출력들과 이들 출력들에 대해 대칭관계에 있는 상기 제2지연부의 지연출력들을 상기 심볼레이트의 4배 클럭에 따라 각각 멀티플렉싱하여 출력하는 다수의 멀티플렉서와, 상기 다수의 멀티플렉서의 각 출력과 상기 제어신호를 배타적 논리합연산하여 이들 출력을 어드레스로서 출력하는 다수의 배타적 논리합회로와, 각각이 소정 탭수에 따른 필터출력값들을 저장하고 있는 다수의 롬들로 이루어지며 상기 다수의 배타적 논리합회로에 의해 생성되는 어드레스에 의해 억세스되는 필터출력값을 출력하는 제2롬뱅크와, 상기 제2롬뱅크의 각 롬들로부터 출력되는 필터출력값들을 상기 제3멀티플렉서의 출력에 따라 멀티플렉싱하여 출력하는 제5멀티플렉서와, 상기 제2멀티플렉서 및 상기 제5멀티플렉서로부터 출력되는 필터출력값들을 상기 제어신호에 따라 2의 보수화처리하여 출력하거나 직접 출력하는 필터출력값 처리부와, 상기 필터출력값 처리부의 출력을 일시적으로 저장하는 레지스터와, 상기 레지스터에 의해 일시적으로 저장된 필터출력값과 상기 필터출력값 처리부에 의해 처리된 필터출력값을 가산하여 필터 출력데이터로서 출력하는 가산기를 적어도 포함하여 이루어짐을 특징으로 하는 유한장 임펄스응답 필터 [청구항 18] 제17항에 있어서,상기 제1롬뱅크의 각 롬들은 22의용량가지는것을특징으로 하는유한장 임펄스응답 필터. [청구항 19] 제17항에 있어서,상기 제2롬뱅크의 각 롬들은 2(l/2-3)의용량가지는것을특징으로 하는유한장 임펄스응답 필터. [청구항 20] 제17항에 있어서,상기 다수의 배타적 논리합회로는 (l/2-3)개의 배타적 논리합회로들로 이루어지며, 각 배타적 논리합회로의 출력을 상기 제2롬뱅크의 각 롬들에 저장되는 있는 필터출력값을 억세스하기 위한 (l/2-3)비트의 어드레스로서 생성하여출력하는것을특징으로 하는유한장 임펄스응답 필터. [청구항 21] 제17항에 있어서,상기 필터출력값 처리부는, 상기 제어신호가 "하이"레벨인 경우에는 상기 룩업테이블로부터 출력되는 필터출력값을 2의 보수화처리하여 출력하고 상기 제어신호가 "로우"레벨인 경우에는 상기 룩업테이블로부터 출력되는필터출력값직접출력하는것을특징으로 하는유한장 임펄스응답 필터.