저 드롭 출력단 회로 document_id 1019970078832

[청구항 1] 입력 단자로부터 교류 전압인 오디오 신호인 입력 전압(vin)를 인가받아 증폭하여 컬렉터로 제1 증폭된 전압을 제공하기 위한 제1 트랜지스터(q1) (-)단자는 베이스 전류(i b )를 인가받아 정류작용을 하는 제1 다이오우드(d1) (+)단자는 상기 제1 트랜지스터(q1)의 컬렉터에 연결되고 (-)단자는 상기 제1 다이오우드(d1)의 (+)단자와 직렬로 연결되어 정류작용을 하는 제2 다이오우드(d2) (-)단자는 플러스 정전압(+vcc)을 인가받아 전류 미러된 제1 전류를 입력받아 정류작용을 수행하는 제3 다이오우드(d3) 베이스는 상기 제1 다이오우드(d1)의 (-)단자와 연결되고 컬렉터는 상기 제3 다이오우드(d3)의 (+)단자와 연결되어 증폭하여 컬렉터로 제2 증폭된 전압을 제공하기 위한 제2 트랜지스터(q2) 베이스는 상기 제2 트랜지스터(q2)의 컬렉터와 연결되고 에미터는 상기 제3 다이오우드(d3)의 (-)단자와 연결되며 컬렉터는 상기 제2 트랜지스터(q2)의 에미터와 연결되고 베이스로부터 상기 제2 증폭된 전압을 입력받고 컬렉터로부터 전류 미러되어 상기 제1 전류보다 증가된 제2 전류를 입력받아 증폭하여 컬렉터로 제3 증폭된 전압을 제공하기 위한 제3 트랜지스터(q3) 베이스는 상기 제3 트랜지스터(q3)의 컬렉터와 연결되고 컬렉터는 상기 제3 트랜지스터의 에미터와 연결되어 베이스로부터 상기 제3 전압 증폭된 전압을 입력받고 컬렉터에서 상기 제2 전류보다 증가된 제3 전류를 입력받아 증폭하여 에미터로 상기 제3 전류를 제공하기 위한 제4 트랜지스터(q4) 베이스는 상기 제1 트랜지스터(q1)의 컬렉터와 연결되고 에미터는 상기 제4 트랜지스터(q4)의 에미터에 연결되며 베이스로부터 제1 증폭된 전압을 인가받아 증폭하여 컬렉터로 제5 증폭된 전압을 제공하기 위한 제5 트랜지스터(q5) 베이스는 상기 제5 트랜지스터(q5)의 컬렉터와 연결되고 컬렉터는 상기 제5 트랜지스터(q5)의 에미터 및 출력단자와 연결되고 베이스로부터 제5 증폭된 전압을 입력받아 컬렉터로 출력 전압(vout)인 증폭된 오디오 신호를 출력하기 위한 제6 트랜지스터(q6) 일측은 상기 제2 트랜지스터(q2)의 에미터와 연결되고 타측은 상기 제4 트랜지스터(q4)의 에미터와 연결된 제1 저항(r1); 그리고 일측은 상기 제5 트랜지스터(q5)의 컬렉터와 연결되고 타측은 상기 제1 트랜지스터(q1)의 에미터와 상기 제6 트랜지스터(q6)의 에미터와 연결된 제2 저항(r2)으로 구성되는 것을 특징으로 하는 저 드롭 출력단 회로 [청구항 2] 제1항에 있어서,상기 제1 트랜지스터(q1)의 에미터, 제2 저항(r2)의 타측, 제6 트랜지스터(q6)의 에미터로 마이너스 정전압(-vcc)을 인가하고, 상기 제3 다이오우드의 (-)단자, 제3 트랜지스터(q3)의 에미터, 제4 트랜지스터(q4)의 컬렉터로플러스정전압인가되는것을특징으로 하는저 드롭 출력단 회로. [청구항 3] 제1항에 있어서,상기 제3 트랜지스터(q3)의 에미터 면적보다 제4 트랜지스터(q4)의 에미터 면적을 상대적으로 크게 하여 출력 전력을 증폭하여전력증폭의효율높이는것을특징으로 하는저 드롭 출력단 회로. [청구항 4] 제1항에 있어서,병렬-병렬(shunt-shunt) 피드백회로를 사용하여 상기 피드백 저항(rf)의 일측은 상기 저 드롭 출력 회로의 입력측에 연결되고 타측은 상기 저 드롭 출력 회로 출력측에 연결되어피드백저항더구비함을특징으로 하는저 드롭 출력단 회로.