문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 지연 디스럽트 제어기에 결합되어, 상기 특정한 1 개 모드를 선택하기 위해 지연 디스럽트 제어 코드를 저장하는메모리더포함하는것을특징으로 하는디스럽트 제어 장치.
[청구항 3]
제 2 항에 있어서,상기 지연 디스럽트 제어 코드는 제 1 및 2 값 중의 1개를 가지며, 상기 지연 디스럽트 제어기는 상기 지연 제어 코드가 상기 제 1 값을 가질시에 상기 특정한 모드에 대해서 제 1 모드를 선택하고, 상기 지연 제어 코드가 상기 제 2 값을 가질시에 상기 특정한 모드에 대해상기제2모드선택하는것을특징으로 하는디스럽트 제어 장치.
[청구항 4]
다수의 포트를 갖는 중계기로서, 다수 포트의 제 1 포트에서 데이터 패킷을 수신하는 중계기 프론트-엔드로서, 상기 데이터 패킷은 관련 순서로 목적 어드레스 필드, 소스 어드레스 필드 및, 데이터 필드를 포함하고, 상기 중계기 프론트-엔드는 상기 데이터 패킷으로 제 1 출력을 구동하고, enable 신호로 제 2출력을 구동하는 중게기 프론트-엔드, 상기 중계기 프론트-엔드의 출력 포트에 결합되어, 상기 디스럽터의 출력에서 변경된 데이터 패킷을 제공하는 디스럽터, 상기 중계기 프러트-엔드에 결합되고, shift_enable 신호에 응답하여, 상기 데이터 패킷으로부터 상기 목적 어드레스 필드를 추출하는 쉬프트 레지스터, 상기 쉬프트 레지스터에 결합되고, compare 신호의 어서션(assertion)에 응답하여, 각 저장된 어드레스가 다수 포트중 하나에 대응하는 다수의 저장된 어드레스와 상기 목적 소스 어드레스를 비교하는 어드레스 비교 회로로서, 상기 어드레스 비교 회로는 상기 저장된 어드레스 중 하나에 대응하는 각각의 다수의 equal 신호를 갖는데, 상기 어드레스 비교 회로는 특정한 저장된 제 1 어드레스가 상기 목적 어드레스 필드와 부합할 시에 특정한 1 개의 제 1 equal 신호를 어서트하고, 특정한 저장된 상기 제 1 어드레스가 상기 목적 어드레스와 비부합할시에 특정한 1 개의 제 2 equal 신호를 디어서트 하는 어드레스 비교 회로
상기 중계기 프론트-엔드, 상기 쉬프트 레지스터 및 상기 어드레스 비교 회로에 결합되고, 상기 인에이블 신호 및 상기 데이터 패킷에 응답하여, 상기 shift enable 신호, 상기 compare 신호, destination address present 신호, source address present 신호를 어서트하는 제어기, 특정한 1개의 지연 디스럽트 제어기가 상기 특정한 1 개의 제 1 equal 신호에 결합되어, 제 1 및 2 상태를 갖는 다수의 disrupt select 신호를 구동하는 다수의 지연 디스럽트 제어기로서, 상기 특정한 1 개의 지연 디스럽트 제어기는 지연 디스럽트 제어 코드를 저장하고, 상기 지연 디스럽트 제어 코드가 제 1 값을 가질시에 상기 destination address present 신호를 어서트할 때까지 상기 제 1 상태를 특정한 1 개의 disrupt select 신호를 구동하는 메모리를 포함하며, 상기 특정한 1 개의 지연 디스럽트 제어기는 상기 지연 디스럽트 제어 코드가 상기 제 2 값을 가질시에, 상기 source address present 신호를 어서트할 때 까지 상기 제 1 상태로 상기 특정한 1 개의 disrupt select 신호를 구동하는 다수의 지연 디스럽트 제어기 및, 상기 중계기 프론트-엔드 및 디스럽터에 결합되어, 상기 특정한 1 개의 disrupt select 신호가 상기 제 1 상태를 가질 시에, 상기 특정한 1 개의 지연 디스럽트 제어기에 대응하는 중계기의 특정한 출력 포트로 상기 데이터 패킷을 루트하는 멀티플렉서로서, 상기 멀티플렉서는 상기 특정한 1 개의 disrupt select 신호가 상기 제 2 상태를 가질시에, 상기 특정한 1 개의 출력 포트로 상기 변경된 데이터 패킷을 루트하는 멀티플렉서를 구비하는 것을 특징으로 하는 중계기
[청구항 6]
제 5 항에 있어서,상기 지연 디스럽트 코드는 상기 제 1 값을 갖고, 상기 제 2 지연 디스럽트 코드는상기제2값갖는것을특징으로 하는중계기.
[청구항 10]
제 9 항에 있어서,상기 지연 디스럽트 제어기에 결합되어, 상기 특정한 1 개 모드를 선택하기 위해 지연 디스럽트 제어 코드를 저장하는메모리더포함하는것을특징으로 하는디스럽트 제어 장치.
[청구항 11]
제 10 항에 있어서,상기 지연 디스럽트 제어 코드는 제 1 및 2 값 중의 1개를 가지고, 상기 지연 디스럽트 제어기는 상기 지연 제어 코드가 상기 제 1 값을 가질시에 상기 특정 모드에 대해 상기 제 1 모드를 선택하고, 상기 지연 제어 코드가 상기 제 2 값을 가질시에 상기 특정 모드에 대해상기제2모드선택하는것을특징으로 하는디스럽트 제어 장치.
[청구항 12]
제 11 항에 있어서,상기 제 1 필드는목적어드레스필드인것을특징으로 하는디스럽트 제어 장치.
[청구항 13]
제 12 항에 있어서,상기 제 2 필드는소스어드레스필드인것을특징으로 하는디스럽트 제어 장치.
[청구항 14]
제 13 항에 있어서,상기 제 3 필드는데이터필드인것을특징으로 하는디스럽트 제어 장치.
[청구항 15]
제 9 항에 있어서,상기 중계기는 제 2 출력 포트를 포함하며, 상기 보안 시스템은 제 2 관련된 어드레스가 상기 제 1 필드와 부합할 시에 제 2 관련된 어드레스를 갖는 상기 제 2 출력 포트로부터 상기 데이터 패킷을 전송하며, 상기 제 2 관련된 어드레스가 상기 제 1 필드와 부합하지 않을 시에 상기 제 2 출력 포트로부터 제 2 출력 데이터 패킷을 전송하는 것을 특징으로 하며, 상기 장치는, 상기 보안 시스템에 결합되어, 제 1 및 2 모드 중에 제 2의 특정한 1개를 갖는 상기 보안 시스템에 의해 상기 제 2 출력 패킷의 전송을 선택적으로 제어하는 제 2 지연 디스럽트 제어기를 더 포함하는데, 상기 제 1 모드는 상기 제 2 출력 패킷에 상기 언디스럽트된 제 1 필드, 상기 제 2 필드 및 상기 디스럽트 된 제 3 필드를 제공하고, 상기 제 2 모드는 상기 제 2 출력 패킷에 상기 제 1 필드, 상기 언디스럽트된 제 2 필드 및 상기 디스럽트된제3필드제공하는것을특징으로 하는디스럽트 제어 장치.
[청구항 16]
제 15 항에 있어서,상기 특정한 1 개의 제 1 모드는 상기 제 1 모드이고, 상기 특정한 1 개의 제 2 모드는상기제2모드인것을특징으로 하는디스럽트 제어 장치.
[청구항 17]
제 15항에 있어서,상기 제 1 필드는 목적 어드레스 필드이고, 상기 제 2 필드는소스어드레스필드인것을특징으로 하는중계기.
[청구항 18]
제 9 항에 있어서,상기 중계기는 제 2 출력 포트를 포함하고, 상기 보안 시스템은 관련된 제 2 어드레스가 상기 제 1 필드와 부합할 시에, 관련된 제 2 어드레스를 갖는 상기 제 2출력 포트로부터 상기 데이터 패킷을 전송하며, 상기 보안시스템은 상기 관련된 제 2 어드레스가 상기 제 1 필드와 부합하지 않을시에,제2출력데이터패킷전송하는것을특징으로 하는디스럽트 제어 장치.
[청구항 19]
제 18 항에 있어서,관련된 제 2 어드레스는상기제1필드부합하지않는것을특징으로 하는중계기.
[청구항 20]
제 18 항에 있어서,상기 관련된 제 1 어드레스는상기제1필드부합하지않는것을특징으로 하는중계기.
[청구항 21]
제 20 항에 있어서,상기 관련된 제 2 어드레스는상기제1필드부합하지않는것을특징으로 하는중계기.
[청구항 22]
제 20 항에 있어서,상기 관련된 제 2 어드레스는상기제1필드부합하지않는것을특징으로 하는중계기.
[청구항 23]
망을 구성하는 다수의 다중-포트 중계기를 포함하는 시스템내의 특정한 중계기로서, 관련 순서로 목적 어드레스 필드, 소스 어드레스 필드 및, 데이터 필드를 갖는 데이터 패킷을 수신하는 입력 포트 및 출력 포트를 포함하는 중계기 프론트-엔드로서, 중계기는 관련된 어드레스가 목적 어드레스 필드와 부합할 시에, 관련된 어드레스를 갖는 출력 포트로부터 상기 데이터 패킷을 전송하며, 관련된 어드레스가 상기 목적 어드레스 필드와 부합하지 않을시에, 출력 데이터 패킷을 전송하는 보안 시스템을 포함하며, 상기 출력 데이터 패킷은 비변경된 목적 어드레스 필드 및 변경된 데이터 필드를 포함하는 중계기 프론트-엔드, 상기 중계기 프론트-엔트에 결합되어, 상기 목적 어드레스 필드가 상기 출력 포트로부터 전송된 후에 destination address present 신호를 어서트하고, 상기 소스 어드레스 필드가 상기 출력 포트로부터 전송된 후에 source address present 신호를 어서트하는 수단 및, 상기 어서트 수단 및 상기 중계기 프론트-엔드에 결합되어 상기 source address present 신호에 응답하며, 상기 출력 데이터 패킷의 포맷을 제어하는 수단으로서, 상기 제어 수단은 소스 어드레스 전송 특성이 인에이블이고 상기 source address present가 디어서트 될시에, 상기 보안 시스템이 상기 출력 데이터 패킷 내에서 디스럽트된 소스 어드레스 필드를 전송하는 것을 디스에이블 하게 하고, 그렇치 않으면 상기 제어 수단은 상기 보안 시스템이 상기 출력 데이터 패킷내에서 상기 변경된 소스 어드레스 필드를 전송하는 것을 허용하는 수단을 구비하는 것을 특징으로 하는 특정한 중계기
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
지연 디스럽트 제어기에서 지연 디스럽트 제어 코드가 제 1 값을 가질 때, destination address present 신호와 관련하여 disrupt select 신호는 어떻게 구동되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation지연 디스럽트 제어 코드가 제 1 값을 가질 때, destination address present 신호와 연동하여 disrupt select 신호가 어떻게 구동되는지 확인해야 한다.
-
2정보 추출
information_extraction청구항 5에서 지연 디스럽트 제어 코드의 값에 따른 동작 조건과 disrupt select 신호의 구동 방식을 추출한다.
- 상기 지연 디스럽트 제어 코드가 제 1 값을 가질시에 상기 destination address present 신호를 어서트할 때까지 상기 제 1 상태를 특정한 1 개의 disrupt select 신호를 구동하는
-
3근거 선택
evidence_selection질문에서 요구하는 '제 1 값'과 'destination address present 신호'가 포함된 구절을 선택한다.
- 상기 지연 디스럽트 제어 코드가 제 1 값을 가질시에 상기 destination address present 신호를 어서트할 때까지 상기 제 1 상태를 특정한 1 개의 disrupt select 신호를 구동하는
-
4논리 통합
logical_integration제어 코드가 제 1 값일 때, disrupt select 신호는 destination address present 신호가 어서트(assertion)될 때까지 제 1 상태를 유지하며 구동된다.
- 상기 지연 디스럽트 제어 코드가 제 1 값을 가질시에 상기 destination address present 신호를 어서트할 때까지 상기 제 1 상태를 특정한 1 개의 disrupt select 신호를 구동하는
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변을 구성한다. 제 1 값을 가질 때 disrupt select 신호는 destination address present 신호가 어서트될 때까지 제 1 상태로 구동된다.
- 상기 지연 디스럽트 제어 코드가 제 1 값을 가질시에 상기 destination address present 신호를 어서트할 때까지 상기 제 1 상태를 특정한 1 개의 disrupt select 신호를 구동하는
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 상기 지연 디스럽트 제어 코드가 제 1 값을 가질시에 상기 destination address present 신호를 어서트할 때까지 상기 제 1 상태를 특정한 1 개의 disrupt select 신호를 구동하는
최종 답변 (final_answer)
상기 지연 디스럽트 제어 코드가 제 1 값을 가질 시에, 상기 destination address present 신호를 어서트할 때까지 상기 제 1 상태를 특정한 1 개의 disrupt select 신호를 구동한다.
핵심 해석 (core_interpretation)
지연 디스럽트 제어 코드를 통해 특정 모드를 선택하며, 제어 코드의 값에 따라 특정 주소 필드(destination 또는 source)의 전송 완료 신호(present 신호)가 발생할 때까지 disrupt select 신호의 상태를 유지함으로써 디스럽트 시점을 제어한다.