문맥 (context)
[청구항 1]
부호화 장치에 있어서,
적어도 하나의 데이터 입력, 적어도 하나의 데이터 출력과 클럭 입력을 갖으며, 제1 스위치(s1)를 통해 클럭 신호(c1)가 인가되는 부호화 유니트(ve)와
데이터 입력, 데이터 출력과 클럭 입력을 갖으며, 상기 클릭신호(c1)가 인가되는 출력 레지스터(ar)를 포함하는데, 상기 부호화 유니트(ve)의 상기 데이터 출력은 제2 스위치(s2)를 통해 상기 출력 레지스터(ar)의 상기 데이터 입력에 연결되며; 및
제1 스위치(s1)와 제2 스위치(s2)를 각각 구동시키는 제1 시간 주기(τ1)와 제2 시간 주기(τ2)를 생성하기 위한 수단(z)을 포함하며,
상기 제2 시간 주기(τ2)는 상기 제1 시간 주기(τ1)내에 존재하며,
출력 데이터(a)는, 상기 클럭 신호(c1)에 의해 타이밍이 제어된 상기 부호화 유니트(ve)에 의하여 상기 입력 데이터(e)로부터 상기 제1 시간 주기(τ1) 동안에 생성되고, 이러한 상기 출력 데이터(a)는 상기 제2 시간 주기 동안에 상기 제2 스위치(s2)를 통하여 상기 부호화 유니트(ve)로부터 상기 출력 레지스터(ar)로 전송되는 것을 특징으로 하는 부호화 장치
[청구항 2]
제 1 항에 있어서,상기제1 및 제2 시간 주기(τ1 τ2)를 생성하기 위한 상기 수단(z)은 클럭 신호(c1)가 인가될 수 있는 클럭 입력이 제공되는 조정 가능한카운터구성되는것을특징으로 하는부호화 장치.
[청구항 3]
제 1 항 또는 제 2 항에 있어서,상기 출력 레지스터(ar)는 쉬프트 레지스터로서 설계되며,상기 제2 스위치(s2)는 두 개의 입력과 한 개의 출력을 갖는 전환 스위치이며,상기 출력 레지스터(ar)의 상기 데이터 출력은 상기 전환 스위치(s2)의제2입력연결되는것을특징으로 하는부호화 장치.
[청구항 4]
제 3 항에 있어서,상기 쉬프트 레지스터는 다수개의 쉬프트 레지스터 부분 (ar1,……,arn)으로 나뉘어지며 ,각각의 쉬프트 레지스터 부분(ar1,,……,arn)에는 전환 스위치(u1,……un)가 할당되며, 상기 전환 스위치의 출력은 상기 쉬프트 레지스터 블록(ar1,……,arn)의 입력에 연결되고, 전환스위치의 제2 입력은 상기 쉬프트 레지스터 블록(ar1, ……,arn)의 출력에 연결되고, 제1 입력은 앞쪽의 쉬프트 레지스터 블록의 출력에 연결되거나 부호화 유니트(ve)에 연결되고, 각각의 전환 스위치(u1,……un)는 상기시간 주기를 생성하기 위한 수단(z)에 의해구동되는것을특징으로 하는부호화 장치.
[청구항 5]
제 1 항, 제 2 항 또는 제 4 항에 있어서,부호화 유니트(ve)는 비선형성의 외부 유니트(ak)가 할당된피드백쉬프트레지스터인것을특징으로 하는부호화 장치.
[청구항 6]
제 1 항, 제 2 항 또는 제 4 항에 있어서,상기 출력 레지스터는 미리 독출될 수 없는 것특징으로 하는부호화 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
부호화 장치에서 출력 데이터(a)가 부호화 유니트(ve)로부터 출력 레지스터(ar)로 전송되는 과정과 이때 적용되는 시간 주기의 관계는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation부호화 유니트(ve)에서 출력 레지스터(ar)로 데이터(a)가 전송되는 절차와 그 과정에 적용되는 시간 주기(τ1, τ2) 사이의 관계를 파악해야 한다.
-
2정보 추출
information_extraction데이터(a)는 제1 시간 주기(τ1) 동안 생성되며, 제2 시간 주기(τ2) 동안 제2 스위치(s2)를 통해 출력 레지스터(ar)로 전송된다.
- 출력 데이터(a)는, 상기 클럭 신호(c1)에 의해 타이밍이 제어된 상기 부호화 유니트(ve)에 의하여 상기 입력 데이터(e)로부터 상기 제1 시간 주기(τ1) 동안에 생성되고, 이러한 상기 출력 데이터(a)는 상기 제2 시간 주기 동안에 상기 제2 스위치(s2)를 통하여 상기 부호화 유니트(ve)로부터 상기 출력 레지스터(ar)로 전송되는 것
-
3근거 선택
evidence_selection데이터 생성 주기(τ1)와 전송 주기(τ2)에 관한 구절 및 제2 시간 주기가 제1 시간 주기 내에 존재한다는 구절을 선택한다.
- 상기 제2 시간 주기(τ2)는 상기 제1 시간 주기(τ1)내에 존재하며
-
4논리 통합
logical_integration데이터는 τ1 동안 생성되고, 생성된 데이터는 τ2 동안 s2를 통해 ar로 전송된다. 이때 τ2는 τ1의 범위 내에 존재한다.
- 상기 제2 시간 주기(τ2)는 상기 제1 시간 주기(τ1)내에 존재하며
-
5결론 도출
conclusion_formulation출력 데이터(a)는 제1 시간 주기(τ1) 동안 부호화 유니트(ve)에서 생성된 후, 제1 시간 주기 내에 존재하는 제2 시간 주기(τ2) 동안 제2 스위치(s2)를 통해 출력 레지스터(ar)로 전송된다.
- 상기 제2 시간 주기(τ2)는 상기 제1 시간 주기(τ1)내에 존재하며
-
6답변 생성
answer_generation질문에 대해 데이터 생성 주기와 전송 주기, 그리고 두 주기의 포함 관계를 포함하여 답변을 작성한다.
- 상기 제2 시간 주기(τ2)는 상기 제1 시간 주기(τ1)내에 존재하며
최종 답변 (final_answer)
출력 데이터(a)는 부호화 유니트(ve)에서 제1 시간 주기(τ1) 동안 생성되며, 이렇게 생성된 데이터는 제1 시간 주기(τ1) 내에 존재하는 제2 시간 주기(τ2) 동안 제2 스위치(s2)를 통해 출력 레지스터(ar)로 전송된다.
핵심 해석 (core_interpretation)
본 발명은 데이터 생성 주기(τ1)와 데이터 전송 주기(τ2)를 분리하여 관리하되, 전송 주기를 생성 주기 내에 포함시킴으로써 부호화 장치의 데이터 흐름을 제어하는 기술적 구성을 나타낸다.