동적 레지스터를 사용한 CMOS 회로용 클럭 신호 발생 장치 document_id 1019970708032

[청구항 1] 클럭 신호 발생 장치에 있어서, 입력 클럭 신호(φ 0 )의 클럭율이 미리 설정된 최소 클럭율 아래로 떨어지는 지의 여부를 결정하는 클럭 모니터링 소자(tc)가 제공되며, 상기 입력 클럭 신호(φ 0 )로부터의 클럭율이 상기 최소 클럭율 이하이면 동적 마스터 래치(ml)의 스위치(s1)와 동적 슬래이브 래치(sl)의 스위치(s2)가 모두 단락되고, 그렇지 않으면 적어도 상기 동적 마스터 래치(ml)의 스위치(s1)나 또는 상기 동적 슬래이브 래치(sl)의 스위치(s2)가 단락되도록 하는 형태의 마스터 클럭 신호(φ m ) 및 슬래이브 클럭 신호(φ s )를 형성하는 수단(u1,gi,noa1,noa2)이 제공되는 것을 특징으로 하는 클럭 신호 발생 장치 [청구항 2] 제 1 항에 있어서,제 1 클럭 신호(φq) 및 상기 제 1 클럭 신호의 반전인 제 2 클럭 신호(φn)는 상기 입력 클럭 신호(φs)로부터 형성되며,제 1 논리 회로(noa1)에서는 상기 제 1 클럭 신호가 반전된 상기 슬래이브 클럭 신호(φis)와 and 조합되고 연속적으로 세트 신호(set)와 nor 조합되어 반전된 마스터 클럭 신호(φim)를 형성하며,제 2 논리 회로(noa2)에서는 상기 제 2 클럭 신호가 상기 반전된 마스터 클럭 신호와 and 조합되고 연속적으로 상기 세트 신호(set)와 nor 조합되어 반전된 슬래이브 클럭 신호를 형성하며,상기 입력 클럭 신호의 클럭율이 상기 최소의 클럭율 아래로 떨어지면 상기 세트 신호(set)를 논리 1과 동일하게 세팅시키는클럭모니터링 장치제공되는것을특징으로 하는클럭 신호 발생 장치. [청구항 3] 제 2 항에 있어서,상기 클럭 모니터링 장치(tc)는 or 회로(or) 뿐만 아니라 추가의 제 1 및 제 2 n 채널 mos 전계 효과 트랜지스터(m11,m41), 추가의 제 1 및 제 2 p 채널 mos 전계 효과 트랜지스터(m21,m51), 제 1 캐패시턴스(cq) 및 제 2 캐패시턴스(cn)로 구성되며,상기 제 1 n 채널 mos 전계 효과 트랜지스터(m11)와 추가의 제 1 p 채널 mos 전계 효과 트랜지스터(m21)는 제 1 접속점(1)을 통해 직렬로 접속되고, 이에 의한 직렬회로는 기준 접지 전위(gnd) 및 공급 전압(vdd)에 접속되며,상기 추가의 제 2 n 채널 mos 전계 효과 트랜지스터(m41)와 상기 추가의 제 2 p 채널 mos 전계 효과 트랜지스터(m51)는 제 2 접속점(2)을 통해 직렬로 접속되고, 이에 의한 직렬 회로는 기준 접지 전위(gnd) 및 공급 전압(vdd)에 접속되며,상기 제 1 접속점(1)은 상기 제 1 p 채널 mos 전계 효과 트랜지스터(m21)의 게이트 단자와 상기 or 회로의 제 1 입력단에 직접 접속되고 상기 제 1 캐패시턴스를 통해 기준 접지 전위(gnd)에 접속되며,상기 제 2 접속점(2)은 상기 제 2 p 채널 mos 전계 효과 트랜지스터(m51)의 게이트 단자와 상기 or 회로의 제 2 입력단에 직접 접속되고 상기 제 1 캐패시턴스를 통해 기준 접지 전위(gnd)에 접속되며,상기 제 1 클럭 신호(φn)는 추가의 제 1 n 채널 mos 전계 효과 트랜지스터(m11)의 게이트 단자에 제공되고, 제 2 클럭 신호(φp)는 추가의 제 2 n 채널 전계 효과 트랜지스터(m21)의 게이트 단자에 제공되고, 세트 신호(set)는 or회로의출력단제공되는것을특징으로 하는클럭 신호 발생 장치. [청구항 4] 제 3 항에 있어서,상기 제 1 캐패시턴스(cn)는 추가의 제 3 n 채널 mos 전계 효과 트랜지스터(m31)로 형성되고, 상기 제 2 캐패시턴스(cp)는 추가의 제 4 n 채널 mos전계효과트랜지스터형성되는것을특징으로 하는클럭 신호 발생 장치. [청구항 5] 제 2 항에 있어서,상기 클럭 모니터링 장치(tc)는 링 오실레이터(rosc), wp 1 카운터/디코딩 유니트(cd1), 제 2 카운터/디코딩 유니트(cd2) 및 플립플롭(ff)을 포함하며,상기 제 1 카운터/디코딩 유니트(cd1)의 카운터 입력단(in1)은 상기 링 오실레이터(rosc)의 출력단에 접속되고, 상기 제 1 카운터/디코딩 유니트(cd1)의 리세트 입력단(reset1)은 상기 제 1 클럭 신호(φn)용 라인에 접속되고, 상기 제 1 카운터/디코딩 유니트(cd1)의 출력단(out1)은 상기 rs 플립플롭(ff)의 세트 입력단(s)에 접속되며,상기 입력 클럭 신호의 최소 클럭율에 대한 상기 링 오실레이터(rosc)의 클럭율의 비는 상기 제 1 카운터/디코딩(cd1)에서 한정되며,상기 제 카운터/디코딩 유니트(cd2)의 카운터 입력단(in2)은 상기 제 1 클럭 신호(φn)용 라인에 접속되고, 상기 제 2 카운터/디코딩 유니트(cd2)의 리세트 입력단(reset2)은 상기 제 1 카운터/디코딩 유니트(cd1)의 출력단(out1)에 접속되고, 상기 제 2 카운터/디코딩 유니트(cd2)의 출력단(out2)은 상기 rs 플립플롭(ff)의 리세트 입력단(r)에 접속되며,상기 플립플롭(ff)이 리세트 되기 이전에 카운팅된 상기 입력 클럭 신호의 최소 클럭율 이상인 클럭율의 클럭 펄스의 수는 상기 제 2 카운터/디코딩 유니트(cd2)에서 한정되며,상기 세트 신호(set)는 상기 플립플롭( ff)의출력단제공되는것을특징으로 하는클럭 신호 발생 장치. [청구항 6] 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 1 논리 회로(noa1)는 제 1, 제 2 및 제 3 n 채널 mos 전계 효과 트랜지스터(m1,m2,m3)와 제 1, 제 2 및 제 3 p 채널 mos 전계 효과 트랜지스터(m4,m5,m6)로 구성되며,상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1), 상기 제 2 n 채널 mos 전계 효과 트랜지스터(m2), 상기 제 1 p 채널 mos 전계 효과 트랜지스터(m4) 및 상기 제 3 p 채널 mos 전계 효과 트랜지스터(m6)는 직렬로 접속되고, 이에 의한 직렬 회로는 기준 접지 전위(gnd)와 공급 전압(vdd)에 접속되며,상기 제 3 n 채널 mos 전계 효과 트랜지스터(m3), 상기 제 2 p 채널 mos 전계 효과 트랜지스터(m5) 및 상기 제 3 p 채널 mos 전계 효과 트랜지스터(m6)는 직렬로 접속되고, 이에 의한 직렬 회로는 기준 접지 전위(gnd) 와 공급 전압(vdd)에 접속되며,상기 제 2 n 채널 mos 전계 효과 트랜지스터(m2)와 상기 제 1 p 채널 mos 전계 효과 트랜지스터(m4)의 사이의 접속점은 상기 제 3 n 채널 mos 전계 효과 트랜지스터(m3)와 상기 제 2 p 채널 mos 전계 효과 트랜지스터(m5) 사이의 접속점에 접속되어 반전된 슬래이브 클럭 신호(φis)를 제공하며,상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1)의 게이트 단자 및 상기 제 2 p 채널 mos 전계 효과 트랜지스터(m5)의 게이트 단자에는 상기 제 1 클럭 신호(φn)가 인가되고, 상기 제 2 n 채널 mos 전계 효과 트랜지스터(m2)의 게이트 단자 및 상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1)의 게이트 단자에는 반전된 마스터 클럭 신호(φim)가 인가되고, 상기 제 3 p 채널 mos 전계 효과 트랜지스터(m6)의 게이트 단자에는 상기 세트 신호(set)가 인가되며,상기 제 3 p 채널 mos 전계 효과 트랜지스터의 폭(wm6)은 상기 제 1 p mos 전계 효과 트랜지스터(m4) 및 상기 제 2 p mos 전계 효과 트랜지스터(m5)의 폭(wm4/5)보다 적어도 한 차수의 크기 정도 크고, 상기 제 3 n 채널 mos 전계 효과 트랜지스터(m3)의 폭(wm3)은 상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1) 및 상기 제 2 n mos 전계 효과 트랜지스터(m2)의 폭(wm1/2)보다 적어도 한 차수의 크기 정도 작은 것특징으로 하는클럭 신호 발생 장치. [청구항 7] 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 2 논리 회로(noa2)는 제 1, 제 2 및 제 3 n 채널 mos 전계 효과 트랜지스터(m1,m2,m3)와 제 1, 제 2 및 제 3 p 채널 mos 전계 효과 트랜지스터(m4,m5,m6)로 구성되며,상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1), 상기 제 2 n 채널 mos 전계 효과 트랜지스터(m2), 상기 제 1 p 채널 mos 전계 효과 트랜지스터(m4) 및 상기 제 3 p 채널 mos 전계 효과 트랜지스터(m6)는 직렬로 접속되고, 이에 의한 직렬 회로는 기준 접지 전위(gnd) 와 공급 전압(vdd)에 접속되며,상기 제 3 n 채널 mos 전계 효과 트랜지스터(m3), 상기 제 2 p 채널 mos 전계 효과 트랜지스터(m5) 및 상기 제 3 p 채널 mos 전계 효과 트랜지스터(m6)는 직렬로 접속되고, 이에 의한 직렬 회로는 기준 접지 전위(gnd) 와 공급 전압(vdd)에 접속되며,상기 제 2 n 채널 mos 전계 효과 트랜지스터(m2)와 상기 제 1 p 채널 mos 전계 효과 트랜지스터(m4)의 사이의 접속점은 상기 제 3 n 채널 mos 전계 효과 트랜지스터(m3)와 상기 제 2 p 채널 mos 전계 효과 트랜지스터(m5) 사이의 접속점에 접속되어 반전된 마스터 클럭 신호(φim)를 제공하며,상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1)의 게이트 단자 및 상기 제 2 p 채널 mos 전계 효과 트랜지스터(m5)의 게이트 단자에는 상기 제 1 클럭 신호(φp)가 인가되고, 상기 제 2 n 채널 mos 전계 효과 트랜지스터(m2)의 게이트 단자 및 상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1)의 게이트 단자에는 반전된 슬래이브 제 1 클럭 신호(φis)가 인가되고, 상기 제 3 p 채널 mos 전계 효과 트랜지스터(m6)의 게이트 단자에는 상기 세트 신호(set)가 인가되며,상기 제 3 p 채널 mos 전계 효과 트랜지스터의 폭(wm6)은 상기 제 1 p mos 전계 효과 트랜지스터(m4) 및 상기 제 2 p mos 전계 효과 트랜지스터(m5)의 폭(wm4/5)보다 적어도 한 차수의 크기 정도 크고, 상기 제 3 n 채널 mos 전계 효과 트랜지스터(m3)의 폭(wm3)은 상기 제 1 n 채널 mos 전계 효과 트랜지스터(m1) 및 상기 제 2 n mos 전계 효과 트랜지스터(m2)의 폭(wm1/2)보다 적어도 한 차수의 크기 정도 작은 것특징으로 하는클럭 신호 발생 장치. [청구항 8] 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 마스터 클럭 신호(φm) 및 상기 슬래이브 클럭 신호(φs)는, 독립적인 클럭율이고 블록 스위칭 오프 신호(b)에 의해 장치가 선택되면 상기 동적 마스터 래치(ml)의 스위치(s1) 및 동적 슬래이브 래치(sl)의 스위치(s2)가 모두 단락되고, 그렇지 않으면 적어도 상기 동적 마스터 래치(ml)의 스위치(s1)나 또는 상기 동적 슬래이브 래치(sl)의 스위치(s2)가 단락되도록 하는형태인것을특징으로 하는클럭 신호 발생 장치.