문맥 (context)
[청구항 1]
하부 전극과 상부 전극 사이에 형성된 고유전막을 가지는 커패시터에 있어서,
상기 고유전막은 저온 유전막과 고온 유전막의 이중층 구조를 가지는 것을 특징으로 하는 반도체 메모리 장치의 커패시터
[청구항 2]
제1항에 있어서,상기 저온 유전막은 ta2o5, srtio3, (ba, sr)tio3(bst), pbzrtio3(pzt), srbi2ta2o9(sbt), (pb, la)(zr, ti)o3 및 bi4ti3o12로 이루어지는 군에서 선택되는하나로이루어진것을특징으로 하는반도체 메모리 장치의 커패시터.
[청구항 3]
제1항에 있어서,상기 고온 유전막은 ta2o5, srtio3, (ba, sr)tio3(bst), pbzrtio3(pzt), srbi2ta2o9(sbt), (pb, la)(zr, ti)o3 및 bi4ti3o12로 이루어지는 군에서 선택되는하나로이루어진것을특징으로 하는반도체 메모리 장치의 커패시터.
[청구항 4]
제1항에 있어서,상기 하부 전극은 bc(buried contact) 플러그에 의하여 반도체 기판과 연결되고, 상기 하부 전극과 bc 플러그 사이에는 상호 반응을 방지하기 위한배리어층형성된것을특징으로 하는반도체 메모리 장치의 커패시터.
[청구항 5]
제4항에 있어서,상기 배리어층은 고융점 금속, 그 실리사이드 또는 그질화물형성된것을특징으로 하는반도체 메모리 장치의 커패시터.
[청구항 6]
제4항에 있어서,상기 배리어층은 tin, ti, tisix, tisi, tisin, tasin, taaln, ir, ru, w, wn 및 wsi로 이루어지는 군에서 선택되는하나로이루어진것을특징으로 하는반도체 메모리 장치의 커패시터.
[청구항 7]
제4항에 있어서,상기bc 플러그는 도핑된 폴리실리콘, 고융점 금속, 백금족 원소 및 금속 실리사이드로 이루어지는 군에서 선택되는적어도하나로이루어지는것을특징으로 하는반도체 메모리 장치의 커패시터.
[청구항 8]
제1항에 있어서,상기 저온 유전막은 상기 고유전막 전체 두께의 20 ∼ 80%의두께형성된것을특징으로 하는반도체 메모리 장치의 커패시터.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
이중 유전막 구조를 갖는 커패시터에서 저온 유전막은 전체 고유전막 두께 중 어느 정도의 비율을 차지하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation이중 유전막 구조를 가진 커패시터에서 저온 유전막이 전체 고유전막 두께에서 차지하는 비율을 찾는 작업이다.
-
2정보 추출
information_extraction청구항 1에서 고유전막이 저온 유전막과 고온 유전막의 이중층 구조임을 확인하고, 청구항 8에서 저온 유전막의 두께 비율에 관한 정보를 추출한다.
- 상기 고유전막은 저온 유전막과 고온 유전막의 이중층 구조를 가지는 것
- 상기 저온 유전막은 상기 고유전막 전체 두께의 20 ∼ 80%의두께형성된것
-
3근거 선택
evidence_selection저온 유전막의 두께 비율을 직접적으로 명시하고 있는 청구항 8의 구절을 선택한다.
- 상기 저온 유전막은 상기 고유전막 전체 두께의 20 ∼ 80%의두께형성된것
-
4논리 통합
logical_integration청구항 8에 따라 저온 유전막의 두께는 전체 고유전막 두께의 20%에서 80% 사이임을 논리적으로 연결한다.
- 상기 저온 유전막은 상기 고유전막 전체 두께의 20 ∼ 80%의두께형성된것
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 저온 유전막의 비율이 20 ~ 80%임을 도출한다.
- 20 ∼ 80%
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 20 ∼ 80%
최종 답변 (final_answer)
20 ∼ 80%
핵심 해석 (core_interpretation)
본 발명은 저온 유전막과 고온 유전막의 이중층 구조를 통해 고유전율을 구현하며, 저온 유전막의 두께를 전체 고유전막의 20~80% 범위로 조절하는 기술적 특징을 포함한다.