문맥 (context)
[청구항 1]
동기식 디지털 계위 전송시스템의 분기/결합장치에 있어서,
tsi 입출력 링크상의 채널 타임슬롯의 위치를 stm-1 채널 단위로 시분할 스위칭에 의해 교환하여 분기/결합하거나 통과시키는 tsi 유니트와,
고속 전송로에 연결되는 고속수신유니트로부터 78mbps 신호 8개와 프레임 펄스와 클럭으로 이루어지는 h-버스를 각각 4개씩 수신하여 포인터 처리에 의해 상기 전송시스템의 기준클럭에 동기시켜 상기 tsi 유니트로 전송하는 제1,제2포인터 프로세서와,
시스템 타이밍 발생 유니트로부터 78㎒의 기준클럭과 8㎑의 프레임 펄스를 수신하여 상기 tsi 유니트와 제1,제2포인터 프로세서에 분배하는 기준클럭 처리부와,
저속 전송로에 연결되는 종속부로부터 상기 tsi 유니트에 의해 결합될 4개의 622mbps 신호를 각각 1
8로 역다중화하여 4개의 h-버스를 출력하는 역다중화기와,
상기 역다중화기로부터 출력되는 4개의 h-버스를 디스크램블링하여 상기 tsi 유니트로 전송하는 디스크램블러와,
상기 tsi 유니트에서 상기 종속부로 전송하기 위해 분기되는 4개의 h-버스를 622mbps로 전송하기 위해 스크램블링하는 스크램블러와,
상기 스크램블러로부터 출력되는 4개의 h-버스를 각각 8
1로 다중화하여 4개의 622mbps 신호를 상기 종속부로 전송하는 다중화기를 구비함을 특징으로 하는 분기/결합장치
[청구항 2]
제1항에 있어서,상기 스크램블러가, 프레임 동기 스크램블특징으로 하는분기/결합장치.
[청구항 3]
제1항에 있어서,상기 고속 전송로가, 10gbps 전송로특징으로 하는분기/결합장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
동기식 디지털 계위 전송시스템의 분기/결합장치에서 제1, 제2포인터 프로세서가 고속수신유니트로부터 수신한 신호들을 tsi 유니트로 전송하기 위해 수행하는 처리 과정은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제1, 제2포인터 프로세서가 고속수신유니트로부터 받은 신호를 TSI 유니트로 전송하기 위해 수행하는 구체적인 처리 과정을 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 제1, 제2포인터 프로세서의 기능과 입력/출력 신호에 관한 정보를 추출한다.
- 고속수신유니트로부터 78mbps 신호 8개와 프레임 펄스와 클럭으로 이루어지는 h-버스를 각각 4개씩 수신하여 포인터 처리에 의해 상기 전송시스템의 기준클럭에 동기시켜 상기 tsi 유니트로 전송하는 제1,제2포인터 프로세서
-
3근거 선택
evidence_selection질문에서 요구하는 '처리 과정'에 해당하는 '포인터 처리에 의한 기준클럭 동기화' 부분을 핵심 근거로 선택한다.
- 포인터 처리에 의해 상기 전송시스템의 기준클럭에 동기시켜 상기 tsi 유니트로 전송
-
4논리 통합
logical_integration수신된 신호(78mbps 신호 8개 및 프레임 펄스와 클럭으로 구성된 h-버스)를 포인터 처리를 통해 시스템 기준클럭에 동기화시킨 후 TSI 유니트로 전송한다는 논리적 흐름을 구성한다.
-
5결론 도출
conclusion_formulation제1, 제2포인터 프로세서는 수신된 신호들을 포인터 처리를 통해 전송 시스템의 기준클럭에 동기화하여 TSI 유니트로 전송한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
제1, 제2포인터 프로세서는 고속수신유니트로부터 수신한 78mbps 신호 8개와 프레임 펄스 및 클럭으로 이루어진 h-버스를 포인터 처리를 통해 전송시스템의 기준클럭에 동기화시킨 후, 이를 tsi 유니트로 전송하는 처리를 수행한다.
핵심 해석 (core_interpretation)
본 발명은 고속수신유니트로부터 수신된 신호를 포인터 처리를 통해 시스템 기준클럭에 동기화함으로써, tsi 유니트로 안정적인 신호 전송이 가능하도록 하는 분기/결합장치의 기술적 구성을 포함한다.