반도체소자의 출력버퍼 document_id 1019980045283

[청구항 1] 반도체소자의 출력버퍼에 있어서, 출력단을 풀업 및 풀다운 구동하기 위한 제1풀업 및 풀다운트랜지스터부 상기 제1 풀업 및 풀다운트랜지스터부가 인에이블된 후 지연시간을 가지고 상기 출력단을 풀업 및 풀다운 구동하기 위한 제2 풀업 및 풀다운트랜지스터부 입력되는 제1 및 제2 입력신호와 인에이블신호를 조합하여 상기 제1 풀업트랜지스터부 또는 상기 제2 풀다운트랜지스터부를 턴온시키기 위한 제1 신호를 생성하는 신호제어부 상기 제1 풀업트랜지스터부 또는 상기 풀다운트랜지스터부를 턴온시키기 위해, 상기 신호제어부로부터 출력된 제1 신호의 전압레벨을 낮춘 제2 신호를 출력하기 위한 전압제어부; 및 상기 출력단으로부터 궤환된 신호와 상기 제1 신호를 조합하여 상기 제2 풀업트랜지스터 또는 및 제2 풀다운트랜지스터부를 턴온시키기 위한 제3 신호를 생성하여 출력하는 궤환부 를 구비하는 반도체소자의 출력버퍼 [청구항 2] 제1항에 있어서,상기 궤환부의 출력되는 상기 제3 신호를 입력받아 소정시간 지연시킨 다음 상기 제2 풀업트랜지스터부 또는 상기 제2 풀다운트랜지스터부로 출력하는 지연부더구비하는것을특징으로 하는반도체소자의 출력버퍼. [청구항 3] 제 1 항 또는 제 2 항에 있어서,상기 전압제어부는상기 신호제어부와 상기 제1 풀업트랜지스터부 및 제1 풀다운트랜지스터부 사이에 각각 접속된저항구비함을특징으로 하는반도체소자의 출력버퍼. [청구항 4] 제 3 항에 있어서,상기 전압제어부에 구비된 상기 저항으로 인해 발생되는 속도지연을 보상하기 위하여, 상기 신호제어부와 상기 제1 풀업트랜지스터부 및 풀다운트랜지스터부 사이에서 상기 저항과 병렬 접속된캐패시터더구비하는것을특징으로 하는반도체소자의 출력버퍼. [청구항 5] 인에이블신호를 인버팅하는 제1 인버터 제1 입력신호와 제1 인버터의 출력신호를 부정논리합하는 제1 부정논리합게이트 제2 입력신호를 인버팅하는 제2 인버터 상기 제2 인버터의 출력신호와 상기 인에이블신호를 부정논리곱하는 제1 부정논리곱게이트 상기 제1 부정논리합게이트의 출력신호를 각각 인버팅하는 제3 및 제4 인버 터 상기 제1 부정논리곱게이트의 출력신호를 각각 인버팅하는 제5 및 제6 인버터 상기 제4 및 제5 인버터의 출력신호를 각각 입력받는 제1 및 제2 저항 상기 제3 및 제6 인버터의 출력신호를 각각 입력받는 제1 및 제2 캐패시터 소스에 공급전압단이 접속되고 상기 제1 저항 및 상기 제1 캐패시터의 출력신호들을 게이트 입력으로 하며, 출력단에 드레인이 접속된 드라이빙용 제1 피모스트랜지스터 상기 제2 저항 및 제2 콘덴서의 출력신호들을 게이트 입력으로 하고 드레인이 상기 출력단에 연결되며 소스에 접지전압단 이 연결된 드라이빙용 제1 엔모스트랜지스터 상기 출력단 신호와 상기 제1 부정논리합게이트의 출력신호를 부정논리곱하는 제2 부정논리곱게이트 상기 출력단 신호와 상기 제1부정논리곱게이트의 출력신호를 부정논리합하는 제2 부정논리합게이트 제2 부정논리곱게이트 및 상기 제2 부정논리합게이트의 출력을 각각 소정시간 지연시키는 제1 및 제2지연부 소스에 공급전압단이 접속되고 상기 제1지연부의 출력신호를 게이트 입력으로 하며, 출력단에 드레인이 접속된 드라이빙용 제2 피모스트랜지스터; 및 상기 제2 지연부의 출력신호를 게이트 입력으로 하고 드레인이 상기 출력단 에 연결되며 소스에 접지전압단 이 연결된 드라이빙용 제2 엔모스트랜지스터 를 구비하는 반도체소자의 출력버퍼