문맥 (context)
[청구항 1]
분산 표본 혼화기에 있어서,
입력 신호를 다수개의 플립플롭으로 순차 래치하여 송신할 데이터의 혼화를 위한 의사 랜덤 이진 시퀀스(prbs)를 생성하는 의사 랜덤 이진 시퀀스 발생부와
상기 의사 랜덤 이진 시퀀스 발생부에서 출력되는 prbs로부터 직렬 클록이 소정개 경과한 후의 레지스터 상태값을 계산하는 레지스터값 계산부와
상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 prbs로부터 현재 prbs를 추출하는 현재 prbs 추출부와
상기 현재 prbs 추출부에서 추출한 현재 prbs중 특정 표본에 해당하는 prbs만 추출하는 특정 표본 추출부와
상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 prbs로부터 이전 prbs를 추출하는 이전 prbs 추출부와
상기 현재 prbs 추출부에서 추출된 현재 prbs와 송신 데이터를 배타적 논리합하여 송신 데이터를 혼화하는 배타적 논리합소자와
셀 시작 신호에 따라 crc-8 계산 제어신호와 정확한 표본값을 삽입하기 위한 제어신호를 생성하는 제어신호 발생부와
상기 제어신호 발생부에서 생성된 각각의 제어신호에 따라 상기 배타적 논리합소자에서 얻어지는 혼화 데이터의 crc-8 계산을 수행하고, 상기 특정 표본 추출부 및 이전 prbs 추출부에서 각각 얻어지는 표본값을 상기 혼화 데이터의 소정 위치에 삽입하여 원하는 데이터 포맷으로 출력하는 헤더 에러 제어 엔코더를 포함하여 구성된 것을 특징으로 하는 병렬 분산 표본 혼화기
[청구항 2]
제1항에 있어서,상기 특정 표본 추출부는 상기 현재 prbs 추출부에서 추출된 prbs중 표본1에 해당하는추출하는것을특징으로 하는병렬 분산 표본 혼화기.
[청구항 3]
제1항에 있어서,상기 레지스터값 계산부는, 상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 31개의 prbs중 임의의 prbs를 2비트씩 선택적으로 배타적 논리합하는 제1 내지 제8 배타적 논리합소자와;상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 31개의 prbs중 상위 8비트의 래치하여 상위 8비트 후의 8비트 레지스터값으로 출력하는 제1래치와;상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 31개의 prbs중 상위 8비트의 다음 8비트 데이터를 래치하여 상위 8비트의 레지스터값으로 출력하는 제2래치와;상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 31개의 prbs중 상기 제2래치에서 래치한 8비트 데이터에 연이은 7비트 데이터를 각각 버퍼링하여 출력하는제1내지제7버퍼구성됨을특징으로 하는병렬 분산 표본 혼화기.
[청구항 4]
제1항에 있어서,상기 현재prbs 추출부는, 상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 31개의 prbs중 임의의 prbs를 2비트씩 선택적으로 배타적 논리합하여 그 결과치를 현재 8비트 prbs로 출력하는제1내지제8배타적 논리합소자구성됨을특징으로 하는병렬 분산 표본 혼화기.
[청구항 5]
제1항에 있어서,상기 이전prbs 추출부는, 상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 31개의 prbs중 임의의 prbs를 3비트씩 선택적으로 배타적 논리합하는 제1 내지 제6 배타적 논리합소자와;상기 제1 및 제2 배타적 논리합소자에서 각각 출력되는 신호를 배타적 논리합하는 제7배타적 논리합소자와;상기 제3 및 제4 배타적 논리합소자에서 각각 출력되는 신호를 배타적 논리합하는 제8배타적 논리합소자와;상기 제5 및 제6 배타적 논리합소자에서 각각 출력되는 신호를 배타적 논리합하는 제9배타적 논리합소자와;상기 제7 내지 제9 배타적 논리합소자에서 각각 출력되는 신호를 배타적 논리합하여 그 결과치를 이전 prbs로 출력하는제10배타적 논리합소자구성됨을특징으로 하는병렬 분산 표본 혼화기.
[청구항 6]
분산 표본 역혼화기에 있어서,
피드백 되는 소정 클록후의 레지스터 상태값으로 수신 데이터의 역혼화를 위한 의사 랜덤 이진 시퀀스를 발생하는 의사 랜덤 이진 시퀀스 발생부와
상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 prbs중 수신 표본과 역혼화기 표본을 선택적으로 비교하여 상호 다를 경우 셀 처음에서 수신 쉬프트 레지스터를 정정하는 레지스터 정정부와
상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 현재 prbs로부터 상기 수신 표본중 특정 수신 표본만을 추출하고, 그 추출한 특정 수신 표본과 역혼화기 표본을 논리 연산하여 그 결과치를 현재 셀 표본값으로 출력하는 현재 셀 표본 산출부와
상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 현재 prbs로부터 넥스트 셀의 특정 표본값을 산출하는 넥스트 셀 표본 산출부와
셀의 시작신호에 따라 혼화기와 동기화를 이루기 위해 동기 모드의 천이 제어신호를 발생하는 상태 머신 및 제어부와
상기 셀 시작 신호와 상태 머신 및 제어부에서 출력되는 천이 제어신호와 상기 현재 셀 표본 산출부에서 얻어지는 현재 셀의 특정 표본값을 논리 연산하여 그 결과치로 제1 및 제2 선택신호를 발생하는 선택신호 발생부와
상기 선택신호 발생부에서 발생된 제1 및 제2 선택신호에 따라 상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 prbs와 상기 레지스터 정정부에서 얻어지는 prbs중 하나를 선택하여 출력하는 prbs 선택기와
상기 prbs 선택기에서 출력되는 prbs로부터 소정 클록후의 레지스터 상태값을 산출하는 레지스터 상태값 산출부와
상기 prbs 선택기에서 출력되는 prbs로부터 병렬 prbs를 산출하는 병렬 prbs 산출부와
상기 병렬 prbs 산출부에서 산출된 병렬 prbs와 수신 데이터를 논리 연산하여 그 결과치를 역혼화된 데이터로 출력하는 역혼화 데이터 출력부를 포함하여 구성된 것을 특징으로 하는 병렬 분산 표본 역혼화기
[청구항 7]
제6항에 있어서,상기 레지스터 정정부는, 상기 의사 랜덤 이진 시퀀스 발생부에서 발생된 prbs의 특정 표본과 상기 혼화기에서 얻어지는 특정 표본을 선택적으로 비교하여 그 결과치로 셀의 처음에서 수신 레지스터를 정정하는제1내지제3레지스터정정기구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 8]
제7항에 있어서,상기 제1레지스터 정정기는, 입력되는 prbs중 최하위 비트를 위상반전시키는 제1인버터와; 상기 입력되는 prbs중 제1 및 제3비트를 개별적으로 버퍼링하는 제1 내지 제3 버퍼와; 상기 입력되는 prbs중 제4 내지 제7비트를 개별적으로 위상반전시키는 제2 내지 제5인버터와; 상기 입력되는 prbs중 제8비트를 버퍼링하는 제4버퍼와; 상기 입력되는 prbs중 제9 내지 제11비트를 개별적으로 위상반전시키는 제6 내지 제8인버터와; 상기 입력되는 prbs중 제12비트를 버퍼링하는 제5버퍼와; 상기 입력되는 prbs중 13비트를 위상반전시키는 제9인버터와; 상기 입력되는 prbs중 제14비트 내지 제20비트를 개별적으로 버퍼링하는 제6 내지 제12버퍼와; 상기 입력되는 prbs중 제21비트 및 제22비트를 개별적으로 위상반전시키는 제10 및 제11인버터와; 상기 입력되는 prbs중 제23비트를 버퍼링하는 제13버퍼와; 상기 입력되는 prbs중 제24비트를 위상반전시키는 제12인버터와; 상기 입력되는 prbs중 제25비트를 버퍼링하는 제14버퍼와; 상기 입력되는 prbs중 제26 내지 제29비트를 개별적으로 위상반전시키는 제13 내지 제16인버터와; 상기 입력되는 prbs중 제30비트를 버퍼링하는제15버퍼구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 9]
제7항에 있어서,상기 제2레지스터 정정기는, 입력되는 prbs중 최하위 비트를 버퍼링하는 제1버퍼와; 상기 입력되는 prbs중 제1 및 제4비트를 개별적으로 위상반전시키는 제1 내지 제4 인버터와; 상기 입력되는 prbs중 제5 및 제6비트를 개별적으로 버퍼링하는 제2 및 제3 버퍼와; 상기 입력되는 prbs중 제7 내지 제9비트를 개별적으로 위상반전시키는 제5 내지 제7인버터와; 상기 입력되는 prbs중 제10비트를 버퍼링하는 제4버퍼와; 상기 입력되는 prbs중 제11 내지 13비트를 개별적으로 위상반전시키는 제8 내지 제10인버터와; 상기 입력되는 prbs중 14비트를 버퍼링하는 제5버퍼와; 상기 입력되는 prbs중 제15비트 내지 제17비트를 개별적으로 위상반전시키는 제11 내지 제13인버터와; 상기 입력되는 prbs중 제18 및 제19비트를 개별적으로 버퍼링하는 제6 및 제7 버퍼와; 상기 입력되는 prbs중 제20 비트 내지 제24비트를 개별적으로 위상반전시키는 제14 내지 제18인버터와; 상기 입력되는 prbs중 제25비트를 버퍼링하는 제8버퍼와; 상기 입력되는 prbs중 제26비트를 위상반전시키는 제19인버터와; 상기 입력되는 prbs중 제27비트를 버퍼링하는 제9버퍼와; 상기 입력되는 prbs중 제28 비트 내지 제30비트를 개별적으로 위상반전시키는제20내지제22인버터구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 10]
제7항에 있어서,상기 제3레지스터 정정기는, 입력되는 prbs중 최하위비트와 제1 내지 제3 비트를 개별적으로 위상반전시키는 제1 내지 제4 인버터와; 상기 입력되는 prbs중 제4비트를 버퍼링하는 제1버퍼와; 상기 입력되는 prbs중 제5 및 제6 비트를 개별적으로 위상반전시키는 제5 및 제6 인버터와; 상기 입력되는 prbs중 제7비트를 버퍼링하는 제2버퍼와; 상기 입력되는 prbs중 제8비트를 위상반전시키는 제7인버터와; 상기 입력되는 prbs중 제9비트를 버퍼링하는 제3버퍼와; 상기 입력되는 prbs중 제10비트를 위상반전시키는 제8인버터와; 상기 입력되는 prbs중 제11비트를 버퍼링하는 제4버퍼와; 상기 입력되는 prbs중 제12비트를 위상반전시키는 제9인버터와; 상기 입력되는 prbs중 제13 및 제14비트를 개별적으로 버퍼링하는 제5 및 제6 버퍼와; 상기 입력되는 prbs중 제15 내지 제17비트를 개별적으로 위상반전시키는 제10 내지 제12인버터와; 상기 입력되는 prbs중 제18 및 제19비트를 개별적으로 버퍼링하는 제7 및 제8버퍼와; 상기 입력되는 prbs중 제20비트를 위상반전시키는 제13인버터와; 상기 입력되는 prbs중 제21 및 제22비트를 개별적으로 버퍼링하는 제9 및 제10버퍼와; 상기 입력되는 prbs중 제23비트를 위상반전시키는 제14인버터와; 상기 입력되는 prbs중 제24 내지 제26비트를 개별적으로 버퍼링하는 제11 내지 제13버퍼와; 상기 입력되는 prbs중 제27비트를 위상반전시키는 제15인버터와; 상기 입력되는 prbs중 제28 및 제29비트를 개별적으로 버퍼링하는 제14 및 제15버퍼와; 상기 입력되는 prbs중 제30비트를 위상반전시키는제16인버터구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 11]
제6항에 있어서,표본 산출부는, 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 현재 prbs로부터 -211에 해당하는 표본을 추출하는 제1 현재 셀 표본 추출기와; 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 현재 prbs로부터 1에 해당하는 표본을 추출하는 제2 현재 셀 표본 추출기와; 상기 제1 및 제2 현재 셀 표본 추출기에서 각각 추출된 -211표본과 1표본을 역혼화기에서 얻어진 -211표본 및 1표본과 선택적으로 배타적 논리합하여 연산하는논리연산부구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 12]
제11항에 있어서,상기 논리 연산부는, 상기 제1 현재 셀 표본 추출기에서 추출한 -211표본과 역혼화기에서 얻어지는 -211표본을 배타적 논리합하는 제1 배타적 논리합소자와; 상기 제2 현재 셀 표본 추출기에서 추출한 1표본과 역혼화기에서 얻어지는 1표본을 배타적 논리합하는제2배타적 논리합소자구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 13]
제11항에 있어서,상기 제1 현재셀 표본 추출기는, 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 31비트의 prbs중 특정적으로 3비트씩 배타적 논리합하는 제1 내지 제7 배타적 논리합소자와; 상기 제1 및 제2배타적 논리합소자에서 각각 출력된 신호를 배타적 논리합하는 제8배타적 논리합소자와; 상기 제3 및 제4 배타적 논리합소자에서 각각 출력되는 신호를 배타적 논리합하는 제9배타적 논리합소자와; 상기 제5 내지 제7배타적 논리합소자에서 각각 출력되는 신호를 배타적 논리합하는 제10배타적 논리합소자와; 상기 제8 내지 제10 배타적 논리합소자에서 각각 출력된 신호를 배타적 논리합하여 그 결과치를 수신 prbs중 -211표본에 대응하는 값으로 출력하는제11배타적 논리합소자구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 14]
제11항에 있어서,상기 제2 현재셀 표본 추출기는, 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 31비트의 prbs중 특정 2비트만을 추출하고, 그 추출한 2비트를 배타적 논리합하여 그 결과치를 수신 prbs중 1표본에 대응하는 값으로 출력하는배타적 논리합소자구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 15]
제6항에 있어서,상기 넥스트셀 표본 산출부는, 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 현재 prbs로부터 -211표본을 추출하여 넥스트 셀의 -211표본값으로 출력하는 제1 넥스트 셀 표본 추출기와; 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 현재 prbs로부터 1표본을 추출하여 넥스트 셀의 1표본값으로 출력하는 제2 넥스트 셀표본추출기구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 16]
제15항에 있어서,상기 제1 넥스트셀 표본 추출기는, 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 31비트의 현재 prbs중 특정적으로 3비트만을 추출한 후 이를 배타적 논리합하여 그 결과치를 넥스트 셀 -211표본값으로 출력하는배타적 논리합소자구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 17]
제15항에 있어서,상기 제2 넥스트셀 표본 추출기는, 상기 의사 랜덤 이진 시퀀스 발생부에서 얻어지는 31비트의 현재 prbs중 특정적으로 3비트만을 추출하고, 이를 개별적으로 배타적 논리합하는 제1 및 제2 배타적 논리합소자와; 상기 제1 및 제2 배타적 논리합소자에서 각각 출력되는 신호를 배타적 논리합하여 그 결과치를 넥스트 셀 표본1 값으로 출력하는제3배타적 논리합소자구성됨을특징으로 하는병렬 분산 표본 역혼화기.
[청구항 18]
제6항에 있어서,상기 선택신호 발생부는, 상기 현재 셀 표본 추출부에서 추출한 제1표본과 셀 시작신호와 상기 상태 머신 및 제어부에서 출력되는 천이 제어신호를 논리곱 하여 그 결과치로 제1선택신호를 발생하는 제1앤드게이트와;상기 현재 셀 표본 추출부에서 추출한 제2표본과 셀 시작신호와 상기 상태 머신 및 제어부에서 출력되는 천이 제어신호를 논리곱 하여 그 결과치로 제2선택신호를 발생하는제2앤드게이트구성됨을특징으로 하는병렬 분산 표본 역혼화기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
병렬 분산 표본 혼화기에서 헤더 에러 제어 엔코더가 수행하는 구체적인 동작 과정은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation병렬 분산 표본 혼화기 내의 '헤더 에러 제어 엔코더'가 수행하는 구체적인 동작 과정을 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 헤더 에러 제어 엔코더의 구성 요소와 동작에 관한 설명을 추출한다.
- 상기 제어신호 발생부에서 생성된 각각의 제어신호에 따라 상기 배타적 논리합소자에서 얻어지는 혼화 데이터의 crc-8 계산을 수행하고, 상기 특정 표본 추출부 및 이전 prbs 추출부에서 각각 얻어지는 표본값을 상기 혼화 데이터의 소정 위치에 삽입하여 원하는 데이터 포맷으로 출력하는 헤더 에러 제어 엔코더
-
3근거 선택
evidence_selection엔코더의 동작을 설명하는 핵심 구절인 CRC-8 계산 수행 및 표본값 삽입 과정을 선택한다.
- 상기 제어신호 발생부에서 생성된 각각의 제어신호에 따라 상기 배타적 논리합소자에서 얻어지는 혼화 데이터의 crc-8 계산을 수행하고, 상기 특정 표본 추출부 및 이전 prbs 추출부에서 각각 얻어지는 표본값을 상기 혼화 데이터의 소정 위치에 삽입하여 원하는 데이터 포맷으로 출력하는
-
4논리 통합
logical_integration제어신호 발생부의 신호에 따라 혼화 데이터의 CRC-8을 계산하고, 특정 표본 및 이전 PRBS 값을 데이터의 정해진 위치에 삽입하여 최종 포맷을 완성하는 과정으로 통합한다.
-
5결론 도출
conclusion_formulation헤더 에러 제어 엔코더는 제어신호에 따라 CRC-8 계산을 수행하고, 특정 표본값과 이전 PRBS 값을 혼화 데이터의 소정 위치에 삽입하여 원하는 데이터 포맷으로 출력하는 동작을 수행한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 답변을 작성한다.
최종 답변 (final_answer)
헤더 에러 제어 엔코더는 제어신호 발생부에서 생성된 각각의 제어신호에 따라 배타적 논리합소자에서 얻어지는 혼화 데이터의 crc-8 계산을 수행한다. 또한, 특정 표본 추출부 및 이전 prbs 추출부에서 각각 얻어지는 표본값을 혼화 데이터의 소정 위치에 삽입하여 원하는 데이터 포맷으로 출력하는 동작을 수행한다.
핵심 해석 (core_interpretation)
헤더 에러 제어 엔코더는 혼화 데이터에 대한 CRC-8 오류 검출 코드를 계산하고, 특정 표본 및 이전 PRBS 값을 데이터 포맷 내 지정된 위치에 삽입함으로써 데이터의 무결성과 구조를 완성하는 역할을 한다.