코드분할다중접속 방식 시스템의 시간 정보 스위칭 장치 document_id 1019980055473

[청구항 1] 시간정보(tod)를 각각 발생하는 액티브 시간/주파수 유니트(gtfu)와 스탠바이 시간/주파수 유니트를 구비한 코드분할다중접속 방식 시스템에 있어서, 상기 액티브 시간/주파수 유니트(gtfu)에서 발생되는 시간 정보(tod)와 상기 스탠바이 시간/주파수 유니트(gtfu)에서 발생되는 시간 정보를 입력받아 자신의 스위칭/진단부(제1 gsda)의 상태 정보를 포함하여 이중화하고, 제2 스위칭/진단부(gsda)의 상태를 감시하여 비정상적인 시간 정보가 출력되지 않도록 출력을 제어하는 제1 스위칭/진단부(gsda)와 상기 액티브 시간/주파수 유니트에서 발생되는 시간 정보(tod)와 상기 스탠바이 시간/주파수 유니트(gtfu)에서 발생되는 시간 정보를 입력받아 자신의 스위칭/진단부(제2 gsda)의 상태 정보를 포함하여 이중화하고, 상기 제1 스위칭/진단부(gsda)의 상태를 감시하여 비정상적인 시간 정보가 출력되지 않도록 출력을 제어하는 제2 스위칭/진단부(gsda)와 상기 제1 스위칭/진단부의 출력과 상기 제2 스위칭/진단부의 출력을 다시 이중화하는 오아게이트(or gate)로 구성된 것을 특징으로 하는 코드분할다중접속 방식 시스템의 시간 정보 스위칭 장치 [청구항 2] 제 1항에 있어서,상기 제1 스위칭/진단부 및 상기 제2 스위칭/진단부는,이중화된 시간 정보(tod)를 상대측 스위칭/진단부와 송수신하여 상기 액티브 및 스탠바이 시간/주파수 유니트의 상태와 상대측 스위칭/진단부의 상태를 감시하고, 그 결과 비정상 상태가 검출되면, 비정상적인 시간 정보가 출력되지 못하도록 출력 금지 신호를 발생하는 tod스위칭부각각구비한것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 3] 제 2항에 있어서,상기tod 스위칭부는,상대측 스위칭/진단부(gsda)의 시간 정보(tod) 입력상태를 체크하는 상대 tod 체킹부와; 상기 상대 tod 체킹부의 체킹 결과 및 시간정보(tod)에 포함된 진단 정보에 따라 해당 시간 정보(tod) 출력이 금지되도록 제어하는 프로세서와; 상기 상대측 스위칭/진단부(gsda)로부터의 출력 금지 제어 신호를 수신하여 스위칭/진단부(gsda) 자신의 시간정보 출력을 제어하는 출력금지신호 수신부와; 상기 프로세서의 제어에 따라 비정상적인 시간 정보의 출력이 금지되도록 출력 금지 제어 신호를 발생하는 출력금지신호 출력부와; 상기 출력금지신호 수신부 및 상기 출력 금지 신호 출력부의 제어에 따라 이중화 스위칭/진단부의 시간정보를 선택적으로 출력하는 tod출력제어부구성된것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 4] 제 3항에 있어서,상기 상대tod 체킹부는,상대측 gtfu로부터의 tod를 인버팅(inverting)시키는 인버터와, 상기 인버터의 출력신호와 상대측 gsda의 착탈 감지 신호(board_ck)를 논리곱(and)하는 앤드게이트와, 상기 앤드게이트에서 출력되는 신호의 클러킹(clocking)에 따라 입력 신호를 래치(latch)하고, 상기 프로세서의 제어에 따라 클리어(clear)되는 제1 디플립플롭(d flip-flop)과, 상기 제1 디플립플롭으로부터의 출력신호의 클러킹에 따라 입력 신호를 래치하여 스탠바이 gtfu로부터 tod가 입력되고 있는지의 여부를 체킹(checking)하고, 상기 프로세서의 제어에 따라 클리어(clear)되는제2디플립플롭구성된것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 5] 제 3항에 있어서,상기 프로세서는,상기 상대 tod 체킹부의 체킹 결과 상대측 스위칭/진단부(gsda)의 탈장이 검출되면 상대측 스위칭/진단부(gsda)에서 시간 정보(tod)가 출력되지 못하도록 제어하고, 상대측 gsda와 상호 시간 정보 통신으로 상대측 gsda의 상태 감시 결과 에러가 검출되면 비정상적인 tod가 출력되지제어하는것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 6] 제 3항에 있어서,상기 출력금지신호 수신부는,상대측 gsda로부터 출력되는 출력 금지 제어신호(inh_in)와 상대측 gsda의 착탈 감지 신호(board_ck)를 부정논리합(noring)하여, 스탠바이 gtfu로부터의 tod가 출력되지 못하도록 상기 tod 출력 제어부를 제어하는 노아게이트(nor)와, 상기 노아 게이트의 출력신호와 상기 프로세서로부터의 경보 발생 제어신호를 논리합(oring)하여, 그 결과치로 이상이 발생된 자기측 gsda의 동작 램프(lamp)에 경보를 알리는 불이 켜지도록 하는 신호를 출력하는오아게이트구성된것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 7] 제 3항에 있어서,상기 출력금지신호 출력부는,상기 프로세서에서 각각 출력되는 상대측 gsda의 출력 차단 제어 신호와 래치 회로 초기화 신호를 부정논리합(noring)하는 노아게이트(nor)와, 상기 상대 보드 착탈 감지 신호(board_ck)를 인버팅하는 제1 인버터와, 상기 제1 인버터의 출력신호와 상기 노아 게이트의 출력신호를 래치하여 초기 파워 온(on)시 정상인 gsda로 출력금지 신호를 발생하지 않도록 하는 제1 낸드게이트(nand gate) 및 제2 낸드게이트로 이루어진 래치 회로와, 상기 제1 낸드게이트의 출력신호와 상기 프로세서로부터의 상대 보드 출력 차단 제어 신호를 논리합하는 오아게이트와, 상기 출력금지신호 수신부로부터 출력되는 이중화 gsda 동시 출력금지 신호 발생 방지 신호를 인버팅하는 제2 인버터와, 상기 제2 인버터의 출력신호와 상기 오아게이트의 출력신호를 논리곱하여 상기 tod 출력 제어부를 제어하는 신호를 발생하는앤드게이트구성된것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 8] 제 3항에 있어서,상기tod 출력 제어부는,제1 및 제2 gsda를 구별하기 위한 보드구별신호(ctl_bit)와 상기 출력 금지 신호 수신부로부터의 이중화 gsda 동시 출력금지신호 발생 방지 신호 및 상기 출력금지신호 출력부의 출력 금지 신호(inh_out)에 의해 해당 tod의 출력을 제어하는 tod 제어부와, 상기 tod 제어부의 제어에 따라 액티브 gtfu와 스탠바이 gtfu로부터의 tod를 선택적으로 출력하는 tod출력부구성된것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 9] 제 8항에 있어서,상기tod 제어부는,상기 보드구별신호(ctl_bit)를 인버팅(inverting)하는 인버터(inverter)와, 상기 출력금지신호 수신부로부터의 이중화 gsda 동시 출력금지 신호 발생 방지 신호(inh_in)와 상기 인버터의 출력신호를 논리곱하는 제1 앤드게이트와, 상기 출력금지신호 출력부에서 출력되는 출력금지신호(inh_out)와 보드구별신호(ctl_bit)를 논리곱하는 제2 앤드게이트와, 상기 제1 앤드게이트의 출력신호와 상기 제2 앤드게이트의 출력신호를 논리합하는 오아게이트와, 상기 오아게이트의 출력신호와 상기 보드구별신호(ctl_bit)를 배타적 논리합(exclusive oring)하여 tod의 출력 제어 신호를 발생하는배타적오아게이트구성된것을특징으로 하는cdma 시스템의 tod 스위칭 장치. [청구항 10] 제 8항에 있어서,상기tod 출력부는, 상기 tod 제어부에서 출력되는 tod 출력 제어신호와 상대측 gtfu로부터의 tod를 논리곱하는 제1 앤드게이트와, 상기 tod 제어부의 tod 출력 제어 신호를 인버팅하여 그 결과치로 자기측 gtfu로부터의 tod출력을 제어하는 인버터와, 상기 인버터의 출력신호와 자기측 gtfu로부터의 tod(tod_my)를 논리곱하는 제2 앤드게이트와, 상기 제1 앤드게이트의 출력 신호와 상기 제2 앤드게이트의 출력신호를 논리합하여 tod를 이중화하는오아게이트구성된것을특징으로 하는cdma 시스템의 tod 스위칭 장치.