반도체기억장치 및 그 제조방법 document_id 1019980703524

[청구항 2] 제1항에 있어서,상기 캐패시터의 축적전극, 캐패시터절연막 및 플레이트전극은 상기 절연막의 소정부분을 제거해서 형성된트렌치의내면상형성되어있는것을특징으로 하는반도체기억장치. [청구항 3] 제2항에 있어서,상기 트렌치는적어도2층의상기절연막을관통형성되어있는것을특징으로 하는반도체기억장치. [청구항 4] 제2항에 있어서,상기 캐패시터와 상기 반도체기판 사이에는 여러개의 상기 절연막이 개재하고, 상기 절연막에 매립되어 제1 배선층이 상기 캐패시터와는 분리해서 형성되고, 상기 캐패시터상에 형성된 상기 절연막상에는제2배선층형성되어있는것을특징으로 하는반도체기억장치. [청구항 5] 제4항에 있어서,상기 제1 배선층은 전계효과트랜지스터의 게이트전극에 접속된 워드선, 비트선 또는 원하는 상기 전계효과트랜지스터를 선택하기 위한 배선이고, 상기 제2 배선층은 상기 캐패시터의 플레이트전극에 급전하기 위한 배선, 전원선,접지선또는신호전달선인것을특징으로 하는반도체기억장치. [청구항 6] 제4항에 있어서,상기 제1 배선층은 고농도의 불순물을 포함하는 다결정실리콘막, 다결정실리콘과 실리사이드의 적층막, 텅스텐과 베리어금속과 다결정실리콘의 적층막, 텅스텐과 베리어금속의 적층막, 텅스텐막 및 동막으로 이루어지는 군에서 선택된1종인것을특징으로 하는반도체기억장치. [청구항 7] 제2항에 있어서,상기 축적전극의 표면에는오목볼록이형성되어있는것을특징으로 하는반도체기억장치. [청구항 8] 제2항에 있어서,상기 축적전극은 불순물을 고농도로 포함하는다결정실리콘막또는고융점금속막으로이루어지는것을특징으로 하는반도체기억장치. [청구항 9] 제2항에 있어서,상기 캐패시터절연막은 산화막과 질화막의 적층막, 산화막과 오산화탄탈막의 적층막, 질화막과 오산화탄탈막의 적층막, 산화막과 질화막과 오산화탄탈막의 적층막, bst막 및 pzt막으로 이루어지는 군에서 선택된막인것을특징으로 하는반도체기억장치. [청구항 10] 제2항에 있어서,상기 플레이트전극은 고농도의 불순물을 포함하는다결정실리콘막또는고융점금속막으로이루어지는것을특징으로 하는반도체기억장치. [청구항 11] 제2항에 있어서,상기 축적전극은 상기 캐패시터와 상기 반도체기판 사이에 개재하는 여러개의 상기 절연막을 관통하여 형성된 도전체를 거쳐서 상기 메모리셀영역에 형성된 상기 전계효과형 mos트랜지스터의확산영역과전기적접속되어있는것을특징으로 하는반도체기억장치. [청구항 12] 제2항에 있어서,상기 플레이트전극nan은상기제2배선층과전기적접속되어있는것을특징으로 하는반도체기억장치. [청구항 13] 제2항에 있어서,상기 주변회로영역에는 전계효과형 mosfet가 형성되어 있고, 상기 mosfet의 확산영역은 상기 여러개의절연막을 관통하는 도전체를 거쳐서상기제2배선층과전기적접속되어있는것을특징으로 하는반도체기억장치. [청구항 14] 제2항에 있어서,상기 제1 배선층과 상기 제2 배선층은 상기 여러개의 절연막을 관통하는 도전체를 거쳐서서로전기적접속되어있는것을특징으로 하는반도체기억장치. [청구항 15] 제1항에 있어서,상기 주변회로영역에 형성된 배선층의 하면이 접하는 상기 절연막의 상면이 상기 메모리셀영역으로 연장해서상기캐패시터의측부또는바닥부있는것을특징으로 하는반도체기억장치. [청구항 16] 제15항에 있어서,상기 캐패시터의 축적전극은 위로 오목한 단면형상을 갖고 있고, 상기 캐패시터절연막 및 플레이트전극은 상기 축적전극의 내면상에서외면상연장하고있는것을특징으로 하는반도체기억장치. [청구항 17] 제15항에 있어서,상기 캐패시터는 상기 여러개의 절연막의 원하는 부분을 제거해서 형성된트렌치내형성되어있는것을특징으로 하는반도체기억장치. [청구항 18] 제15항에 있어서,상기 캐패시터의 축적전극은 상기 절연막의 원하는 부분을 제거해서 형성된 트렌치의 내면상에서 위쪽으로 돌출해서 형성되고, 상기 캐패시터절연막 및 플레이트전극은 상기 트렌치의 내부에서 상기 축적전극의 돌출된부분의외측상연장하고있는것을특징으로 하는반도체기억장치. [청구항 19] 제15항에 있어서,상기 캐패시터의 아래쪽에는 원하는 상기 구동용 전계효과형 트랜지스터를 선택하기 위한 워드선 및 상기 캐패시터에 전하를 공급하기 위한 데이타선형성되어있는것을특징으로 하는반도체기억장치. [청구항 20] 제15항에 있어서,상기 캐패시터의 위쪽에는 상기 절연막을 거쳐서제2배선층형성되어있는것을특징으로 하는반도체기억장치. [청구항 21] 제20항에 있어서,상기 제2 배선층은 상기 데이타선에 접속된신호선인것을특징으로 하는반도체기억장치. [청구항 22] 제20항에 있어서,상기 제2 배선층은 상기 주변회로영역에 형성된 mosfet를 선택하기 위한워드선인것을특징으로 하는반도체기억장치. [청구항 24] 제23항에 있어서,상기 오목부내의 공극이 상기 캐패시터절연막상에 형성된 상기 플레이트전극에 의해서충전되어있는것을특징으로 하는반도체기억장치. [청구항 25] 제24항에 있어서,상기 플레이트전극의 상면은평탄한것을특징으로 하는반도체기억장치. [청구항 26] 제25항에 있어서,상기 플레이트전극의 상면의 높이는상기제2절연막의상면의높이와실질적동일한것을특징으로 하는반도체기억장치. [청구항 27] 제23항에 있어서,상기 플레이트전극의 전위는상기플레이트전극의상면공급되는것을특징으로 하는반도체기억장치. [청구항 28] 제23항에 있어서,상기 축적전극은 상기 축적전극의 아래에 형성된 절연막을 관통하는 도전체막을 거쳐서 상기 전계효과형 트랜지스터의 고농도확산영역과전기적접속되어있는것을특징으로 하는반도체기억장치. [청구항 29] 제23항에 있어서,상기 주변회로영역에는 제2 전계효과형 트랜지스터가 형성되어 있고, 상기 여러개의 절연막상에 형성된 제2 상기 배선층은 상기 여러개의 절연막을 관통하는 접속구멍을 거쳐서상기제2전계효과형트랜지스터의확산영역과전기적접속되어있는것을특징으로 하는반도체기억장치. [청구항 30] 제23항에 있어서,상기 주변회로영역에는 제2 전계효과형 트랜지스터가 형성되어 있고, 제1 상기 절연막상에 형성된 제1 상기 배선층은 상기 제1 절연막 및 상기 제1 절연막의 아래에 형성된 절연막을 관통하는 접속구멍을 거쳐서상기제2전계효과형트랜지스터의확산영역과전기적접속되어있는것을특징으로 하는반도체기억장치. [청구항 31] 제23항에 있어서,개의 절연막상에 형성된 제2 배선층은 상기 제2 배선층의 아래에 절연막을 거쳐서 형성된 제1 배선층 및 상기 제1 배선층과 상기 제2 배선층 사이에 개재하는 도전체를 거쳐전기적접속되어있는것을특징으로 하는반도체기억장치.