브리지 안정화 발진기 회로 및 방법 document_id 1019980710940

[청구항 1] 가변 주파수를 갖는 발진기 신호를 안정화하는 발진기 회로에 있어서, 공진 주파수를 포함하는 다양한 발진 주파수에서 동작하며 공진기 임피던스를 갖는 공진기와, 공진기에 의해 제 1 암이 형성되고 제 1 및 제 2 노드를 갖는 브리지 회로로서, 상기 공진기의 발진 주파수에 응답하여 상기 제 1 노드에서 소정의 위상을 갖는 제 1 브리지 신호를 발생하고 상기 제 2 노드에서 상기 제 1 브리지 신호의 위상에 대해 쉬프트된 위상을 갖는 제 2 브리지 신호를 발생하며, 상기 공진기가 그의 공진 주파수보다 위 또는 아래에서 동작중일 때 상기 제 1 브리지 신호의 위상을 제 1 위상 쉬프트만큼 앞서거나 뒤지게 위상 쉬프트시키도록 구성되고 배열되며, 상기 제 1 노드에서 브리지 임피던스를 갖되, 상기 브리지 임피던스는 상기 공진기가 독립 장치로서 동작중일 때 상기 공진기 임피던스와 동일한 특성을 갖는 상기 브리지 회로와, 상기 위상 쉬프트가 제 2 위상 쉬프트만큼 더 쉬프트되도록 상기 제 2 브리지 신호를 조정하여 rf 신호를 생성하는 위상 쉬프팅 회로와, 상기 제 1 브리지 신호와 상기 rf 신호에 응답하여, 에러 신호를 발생하되, 상기 에러 신호는 제각기 공진기가 그의 공진 주파수, 그보다 위 및 그보다 아래에서 발진중일 때를 나타내는 상태를 갖는 동기 검파기 스테이지와, 제 1, 제 2 및 제 3 터미널을 갖되, 상기 제 1 터미널은 상기 에러 신호를 수신하도록 접속되고, 상기 제 2 터미널은 상기 브리지 회로의 상기 제 1 노드를 통해 상기 공진기에 결합되며, 상기 제 3 터미널로 발진기 신호를 발생하도록 동작하며, 상기 에러 신호의 상태들에 응답하여 상기 공진기가 초기에 그의 공진 주파수보다 위 또는 아래에서 발진중일 때 상기 공진기의 발진 주파수를 후속하여 상기 공진 주파수를 향해 제각기 감소 또는 증가시키며, 상기 공진기가 그의 공진 주파수에서 발진중일 때 상기 공진기의 발진 주파수를 변화시키지 않는 제어 및 발진기 스테이지 를 포함하는 발진기 회로 [청구항 2] 제 1 항에 있어서,제 2 동기 검파기 스테이지와 상기 브리지 회로의 다른 암을 형성하는 이미지 레지스터와, 상기 이미지 레지스터와 직렬로 접속되어 결합된 저항을 형성하는 전압 제어(vc) 저항과, 상기 rf 신호를 수신하도록 결합되어 상기 rf 신호에 대해 90도 위상 쉬프트된 제 2 rf 신호를 발생하는 90도 위상 쉬프팅 회로를 더 포함하되, 상기 제 2 검파기 스테이지는 직각 위상으로 동작하며, 상기 제 1 브리지 신호 및 상기 제 2 rf 신호에 응답하여 상기 vc 저항을 변화시키기 위한 제 2 검파기 신호를 생성함으로써 상기 vc 저항과 상기 이미지 레지스터의 결합된 저항이 상기 공진기동일하게 하는발진기 회로. [청구항 3] 제 1 항에 있어서,상기 검파기 스테이지는 또한 상기 제 1 노드에 결합된 제 1 입력 터미널, 제 2 입력 터미널 및 출력 터미널을 갖는 믹서와, 상기 믹서의 제 2 입력 터미널에 접속된 출력단을 갖는 고정 위상 쉬프터와, 상기 믹서의 출력 터미널에 접속된 적분기를 더 포함하되, 상기 고정 위상 쉬프터는 상기 제 2 노드에 접속된 입력단을 갖고, 상기 믹서는 상기 믹서의 출력 터미널로 dc 신호를 생성하도록 동작하며, 상기 적분기는 상기 dc 신호에 응답하여 상기 에러 신호생성하는발진기 회로. [청구항 4] 제 1 항에 있어서,상기 제어 및 발진기 스테이지는 또한 상기 제 1 노드에 결합된 직렬 공진 lc 회로를 더 포함하되, 상기 lc 회로는 가변 리액턴스를 갖고, 상기 에러 신호에 응답하도록 결합되어 그의 리액턴스를 변화시킴으로써 상기 공진기가 그의 공진 주파수에서 발진하지 않을 때 상기 공진기의 발진 주파수를 상기 공진 주파수로 복귀시키며, 상기 공진기가 그의 공진 주파수에서 발진할 때 그의 리액턴스유지하는발진기 회로. [청구항 5] 제 4 항에 있어서,상기lc 회로는 전압 제어에 의해 캐패시턴스가 변화되는 버랙터 다이오드 및 그와 직렬 접속된 인덕터포함하는발진기 회로. [청구항 6] 제 4 항에 있어서,상기 브리지 회로와 상기 제어 및 발진기 스테이지에 결합되어 상기 제어 및 발진기 스테이지에 의해 발생되며 상기 공진기를 여기하여 발진시키는 구동 신호를 제어하는 alc(자동 레젤 제어) 회로더 포함하는발진기 회로. [청구항 7] 제 6 항에 있어서,상기alc는 직렬로 접속된 2개의 버랙터 다이오드를 포함하며 결합된 직렬 캐패시턴스를 갖는 용량성 전압 분배기를 포함하되, 상기 각 버랙터 다이오드는 역바이어스되며, 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝하기 위해 튜닝 전압인가되는발진기 회로. [청구항 8] 제 7 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속됨으로써, 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의상기제2터미널사이위치되도록배치되는발진기 회로. [청구항 9] 제 6 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되도록 배치되며, 따라서, 상기 캐패시터가 상기 제 1 노드와 상기 제어 및 발진기 스테이지의 상기 제 2 터미널 사이위치되는발진기 회로. [청구항 10] 제 1 항에 있어서,상기 브리지 회로와 상기 제어 및 발진기 스테이지에 결합되어, 상기 제어 및 발진기 스테이지에 의해 발생되며 상기 공진기를 여기하여 발진시키는 구동 신호를 제어하는 alc 회로더 포함하는발진기 회로. [청구항 11] 제 10 항에 있어서,상기alc는 직렬 접속된 2개의 버랙터 다이오드를 포함하며 결합된 직렬 캐패시턴스를 갖는 용량성 전압 분배기를 포함하되, 상기 각 버랙터 다이오드는 역바이어스되며, 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝하기 위해 튜닝 전압인가되는발진기 회로. [청구항 12] 제 11 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터와 직렬 접속된 인덕터와 직렬로 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 13] 제 10 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터와 직렬 접속된 인덕터와 직렬로 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 14] 제 1 항에 있어서,상기 브리지 회로는 그의 암들을 각기 형성하는 중앙 탭형 트랜스포머와, 이미지 레지스터와, 상기 공진기를 포함하는 ½격자 구성이고, 상기 공진기는 수정과 esr(등가 직렬 저항)을 포함하며, 상기 이미지 레지스터는 상기 esr과 동일한 저항을 갖고, 상기 제 1 및 제 2 위상 쉬프트는 각기 90도여서, 상기 공진기의 발진 주파수가 그의 공진 주파수보다 아래일 때 상기 브리지 신호에 대해 제로(0) 위상 쉬프트를 갖고, 상기 공진기의 발진 주파수가 그의 공진 주파수보다 위일 때 상기 브리지 신호의 위상에 대해 180도 위상 쉬프트를 갖는 상기 rf 신호지는발진기 회로. [청구항 15] 제 14 항에 있어서,제 2 동기 검파기 스테이지와, 상기 이미지 레지스터와 직렬 접속되어 결합된 저항을 생성하는 전압 제어(vc) 저항과, 상기 rf 신호를 수신하도록 결합되어 상기 rf 신호에 대해 90도 위상 쉬프트된 제 2 rf 신호를 생성하는 90도 위상 쉬프팅 회로를 더 포함하되, 상기 제 2 검파기 스테이지는 직각 위상으로 동작하고 상기 제 1 브리지 신호 및 상기 제 2 rf 신호에 응답하여, 상기 vc 저항 및 상기 이미지 레지스터의 결합된 저항이 상기 공진기의 esr와 동일하게 되도록 상기 vc 저항을 변화시키기 위한 제 2 검파기 신호발생하는발진기 회로. [청구항 16] 제 14 항에 있어서,상기 브리지 회로와 상기 제어 및 발진기 스테이지에 결합되어 상기 제어 및 발진기 스테이지에 의해 생성되고 상기 공진기를 여기하여 발진시키는 구동 신호를 제어하는 alc(자동 레벨 제어) 회로더 포함하는발진기 회로. [청구항 17] 제 16 항에 있어서,상기alc는 직렬 접속된 2개의 버랙터 다이오드를 포함하고 결합된 직렬 캐패시턴스를 갖는 용량성 전압 분배기를 포함하되, 상기 각 버랙터 다이오드는 역바이어스되며, 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝시키기 위해 튜닝 전압인가되는발진기 회로. [청구항 18] 제 17 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬로 접속되고, 다른 단부는 상기 브리지의 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 19] 제 16 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬로 접속되고, 다른 단부는 상기 브리지의 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 20] 제 14 항에 있어서,상기 제어 및 발진기 스테이지는 상기 제 1 노드에 결합된 직렬 공진 lc 회로를 더 포함하되, 상기 lc 회로는 가변 리액턴스를 갖고, 상기 에러 신호에 응답하도록 결합되어 상기 공진기가 그의 공진 주파수에서 발진하고 있지 않을 때 상기 공진기의 발진 주파수를 상기 공진 주파수로 복귀시키도록 그의 리액턴스를 변화시키며, 상기 공진기가 그의 공진 주파수에서 발진하고 있을 때 그의 리액턴스유지하는발진기 회로. [청구항 21] 제 20 항에 있어서,제 2 동기 검파기 스테이지와, 상기 이미지 레지스터와 직렬 접속되어 결합된 저항을 생성하는 전압 제어(vc) 저항과, 상기 rf 신호를 수신하도록 결합되어 상기 rf 신호에 대해 90도 위상 쉬프트된 제 2 rf 신호를 생성하는 90도 위상 쉬프팅 회로를 더 포함하되, 상기 제 2 검파기 스테이지는 직각 위상으로 동작하고 상기 제 1 브리지 신호 및 상기 제 2 rf 신호에 응답하여 상기 vc 저항과 상기 이미지 레지스터의 결합된 저항이 상기 공진기의 esr과 같게 되도록 상기 vc 저항을 변화시키기 위한 제 2 검파기 신호생성하는발진기 회로. [청구항 22] 제 20 항에 있어서,상기 검파기 스테이지는, 상기 제 1 노드에 결합된 제 1 입력 터미널, 제 2 입력 터미널 및 출력 터미널을 갖는 믹서와, 상기 믹서의 제 2 입력 터미널에 접속된 출력단을 갖는 고정 위상 쉬프터와, 상기 믹서의 출력 터미널에 접속된 적분기를 더 포함하되, 상기 고정 위상 쉬프터는 상기 제 2 노드에 접속된 입력단을 갖고, 상기 믹서는 상기 믹서의 출력 터미널로 dc 신호를 생성하도록 동작하며, 상기 적분기는 상기 dc 신호에 응답하여 상기 에러 신호생성하는발진기 회로. [청구항 23] 제 20 항에 있어서,상기lc 회로는 전압 제어에 의해 캐패시턴스가 변화하는 버랙터 다이오드 및 그와 직렬접속된 인덕터포함하는발진기 회로. [청구항 24] 제 20 항에 있어서,상기 브리지 회로와 상기 제어 및 발진기 스테이지에 결합되어 상기 제어 및 발진기 스테이지에 의해 생성되며 상기 공진기를 여기하여 발진시키는 구동 신호를 제어하는 alc(자동 레벨 제어) 회로더 포함하는발진기 회로. [청구항 25] 제 24 항에 있어서,상기alc는 직렬 접속된 2개의 버랙터 다이오드를 포함하며 결합된 직렬 캐패시턴스를 갖는 용량성 전압 분배기를 포함하되, 상기 각 버랙터 다이오드는 역바이어스되며 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝하기 위해 튜닝 전압인가되는발진기 회로. [청구항 26] 제 25 항에 있어서,강화된 alc를 더 포함하되, 상기 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬접속된 인덕터와 직렬로 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 27] 제 24 항에 있어서,강화된 alc를 더 포함하되, 상기 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬접속된 인덕터와 직렬로 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 28] 제 1 항에 있어서,상기 제 1 노드와 상기 제 2 노드 사이의 상기 브리지 회로의 한 암은 이미지 레지스터와 직렬 접속된 정밀 위상 반전기를 포함하며, 상기 제 2 노드는 전달 콘덕턴스 증폭기 회로접속되는발진기 회로. [청구항 29] 제 28 항에 있어서,제 2 동기 검파기 스테이지와, 상기 브리지 회로의 다른 암을 형성하는 이미지 레지스터와, 상기 이미지 레지스터와 직렬 접속되어 결합된 저항을 생성하는 전압 제어(vc) 저항과, 상기 rf 신호를 수신하도록 결합되어 상기 rf 신호에 대해 90도 위상 쉬프트된 제 2 rf 신호를 생성하는 90도 위상 쉬프팅 회로를 더 포함하되, 상기 제 2 검파기 스테이지는 직각 위상으로 동작하며, 상기 제 1 브리지 신호 및 상기 제 2 rf 신호에 응답하여 상기 vc 저항과 상기 이미지 레지스터의 결합된 저항이 상기 공진기의 esr과 동일하게 되도록 상기 vc 저항을 변화시키기 위한 제 2 검파기 신호생성하는발진기 회로. [청구항 30] 제 28 항에 있어서,상기 브리지 회로와 상기 제어 및 발진기 스테이지에 결합되어, 상기 제어 및 발진기 스테이지에 의해 생성되며 상기 공진기를 여기하여 발진시키는구동신호제어하는더 포함하는발진기 회로. [청구항 31] 제 30 항에 있어서,상기alc는 직렬 접속된 2개의 버랙터 다이오드를 포함하며 결합된 직렬 캐패시턴스를 갖는 용량성 전압 분배기를 포함하되, 상기 각 버랙터 다이오드는 역바이어스되며, 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝하기 위해 튜닝 전압인가되는발진기 회로. [청구항 32] 제 31 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 33] 제 30 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1토드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 34] 제 28 항에 있어서,상기 정밀 위상 반전기는 입력단, 출력단, 상기 입력단과 비정밀 반전기 사이에 접속된 조정가능한 위상 등화기, 상기 위상 등화기와 상기 출력단 사이에 접속된 상기 비정밀 반전기, 상기 입력단과 제 3 동기 검파기 사이에 접속된 반브리지 회로, 에러 적분기와 상기 반즈리지 회로 사이에 접속된 상기 제 3 동기 검파기, 상기 제 3 동기 검파기와 상기 위상 등화기 사이에 접속된 상기 에러 적분기, 및 상기 출력단과 상기 제 3 동기 검파기 사이에 접속된 다른 반브리지 회로포함하는발진기 회로. [청구항 35] 제 34 항에 있어서,상기 제어 및 발진기 스테이지는 상기 제 1 노드에 결합된 직렬 공진 lc 회로를 더 포함하되, 상기 lc 회로는 가변 리액턴스를 갖고, 상기 에러 신호에 응답하도록 결합되어, 상기 공진기가 그의 공진 주파수에서 발진하지 않고 있을 때 상기 공진기의 발진 주파수를 상기 공진 주파수로 복귀시키도록 그의 리액턴스를 변화시키고, 상기 공진기가 그의 공진 주파수에서 발진하고 있을 때는 그의 리액턴스유지하는발진기 회로. [청구항 36] 제 35 항에 있어서,상기lc 회로는 전압 제어에 의해 캐패시턴스가 변화하는 버랙터 다이오드 및 그와 직렬로 인덕터포함하는발진기 회로. [청구항 37] 제 35 항에 있어서,상기 브리지 회로와 상기 제어 및 발진기 스테이지에 결합되어, 상기 제어 및 발진기 스테이지에 의해 생성되며 상기 공진기를 여기하여 발진시키는 구동 신호를 제어하는 alc 회로더 포함하는발진기 회로. [청구항 38] 제 37 항에 있어서,상기alc는 직렬 접속된 2개의 버랙터 다이오드를 포함하고 결합된 직렬 캐패시턴스를 갖는 용량성 전압 분배기를 포함하되, 상기 각 버랙터 다이오드는 역바이어스되며, 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝하기 위해 튜닝 전압인가되는발진기 회로. [청구항 39] 제 38 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 40] 제 37 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 41] 제 28 항에 있어서,상기 제어 및 발진기 스테이지는 상기 제 1 노드에 결합된 직렬 공진 lc 회로를 더 포함하되, 상기 lc 회로는 가변 리액턴스를 갖고, 상기 에러 신호에 응답하도록 결합되어, 상기 공진기가 그의 공진 주파수에서 발진하지 않고 있을 때 상기 공진기의 발진 주파수를 상기 공진 주파수로 복귀시키도록 그의 리액턴스를 변화시키고, 상기 공진기가 그의 공진 주파수에서 발진하고 있을 때는 그의 리액턴스유지하는발진기 회로. [청구항 42] 제 41 항에 있어서,전압 제어에 의해 캐패시턴스가 변화하는 버랙터 다이오드 및 그와 직렬의 인덕터포함하는발진기 회로. [청구항 43] 제 41 항에 있어서,상기 브리지 회로와 상기 제어 및 발진기 스테이지에 결합되어, 상기 제어 및 발진기 스테이지에 의해 생성되며 상기 공진기를 여기하여 발진시키는 구동 신호를 제어하는 alc 회로더 포함하는발진기 회로. [청구항 44] 제 43 항에 있어서,상기alc는 직렬 접속된 2개의 버랙터 다이오드를 포함하고 결합된 직렬 캐패시턴스를 갖는 용량성 전압 분배기를 포함하되, 상기 각 버랙터 다이오드는 역바이어스되며 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝하기 위해 튜닝 전압인가되는발진기 회로. [청구항 45] 제 44 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 46] 제 43 항에 있어서,강화된 alc를 더 포함하되, 상기 강화된 alc에서 두 개의 단부를 갖는 캐패시터는 그의 한 단부가 버랙터 다이오드와 직렬 접속된 인덕터와 직렬 접속되고, 다른 단부는 상기 브리지 회로의 상기 제 1 노드에 접속되어 상기 캐패시터가상기제1노드와상기제어및발진기스테이지의제2터미널사이위치되도록배치되는발진기 회로. [청구항 48] 제 47 항에 있어서,상기 용량성 전압 분배기는 직렬 접속된 2개의 버랙터 다이오드를 포함하고 결합된 직렬 캐패시턴스를 갖되, 상기 각 버랙터 다이오드는 역바이어스되며, 상기 결합된 직렬 캐패시턴스가 일정하게 유지되도록 서로에 대해 반대 방향으로 상기 각 버랙터 다이오드를 튜닝하기 위해 튜닝 전압인가되는alc 회로. [청구항 49] 제 47 항에 있어서,개의 단부를 갖되, 한 단부는 상기 lc 회로에 접속되고 다른 단부는 상기 공진기에 접속되도록 배치된 캐패시터를 더 포함하며, 상기 발진기 스테이지는 상기 lc 회로와 상기 캐패시터의 한 단부 사이의 터미널에 접속되어 상기 캐패시터의 다른 단부로 인가되는 상기 lo 신호수신하는alc 회로. [청구항 50] 제 48 항에 있어서,개의 단부를 갖되, 한 단부는 상기 lc 회로에 접속되고, 다른 단부는 상기 공진기에 접속되도록 배치된 캐패시터를 더 포함하며, 상기 발진기 스테이지는 상기 lc 회로와 상기 캐패시터의 한 단부 사이의 터미널에 접속되어 상기 캐패시터의 다른 단부로 인가되는 상기 lo 신호수신하는alc 회로. [청구항 51] 제 47 항에 있어서,상기 공진기는 수정포함하는alc 회로. [청구항 52] 제 49 항에 있어서,상기 공진기는 수정포함하는alc 회로. [청구항 53] 제 50 항에 있어서,상기 공진기는 수정포함하는alc 회로.