가공데이터 · 특허 지식베이스

씨모스 이미지센서 및 그 제조방법 document_id 1019990006036

출원번호
1019990006036
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,상기 반도체층의 하부에 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는제1 도전형의반도체기판더포함하는것을특징으로 하는이미지센서의 포토다이오드. [청구항 3] 제2항에 있어서,상기 반도체층의 비저항은 약 10-25ωcm이고,상기반도체기판의비저항인것을특징으로 하는이미지센서의 포토다이오드. [청구항 4] 제3항에 있어서,상기 반도체층은 상기 반도체기판에 에피택셜 성장된층인것을특징으로 하는이미지센서의 포토다이오드. [청구항 5] 제2항 내지 제4항중 어느한 항에 있어서,상기 반도체층은 상기 반도체기판 상에 2∼5㎛의두께형성된것을특징으로 하는이미지센서의 포토다이오드. [청구항 6] 제1항에 있어서,상기 반도체층은 약 e14 ions/㎤의도펀트농도갖는것을특징으로 하는이미지센서의 포토다이오드. [청구항 7] 제6항에 있어서,상기 제1도핑영역은 약 e17 ions/㎤의도펀트농도갖는것을특징으로 하는이미지센서의 포토다이오드. [청구항 8] 제7항에 있어서,상기 제2도핑영역은 약 e18 ions/㎤의도펀트농도갖는것을특징으로 하는이미지센서의 포토다이오드. [청구항 9] 제8항에 있어서,상기 저전압 포토다이오드는 1.2v 내지 4.5v에서완전공핍가능전압갖는것을특징으로 하는이미지센서의 포토다이오드. [청구항 10] 제1항에 있어서,상기 제1도전형 및 제2도전형은 각각 서로 상보적인인것을특징으로 하는이미지센서의 포토다이오드. [청구항 12] 제11항에 있어서,상기 플로팅접합에 저장된 상기 광전하를 리셋시키며, 음의 문턱전압을 갖는리셋트랜지스터더포함하는것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 13] 제11항에 있어서,상기 플로팅접합은 상기 반도체층의 표면 하부에 형성된 제2도전형의 도핑영역으로 이루어지며,저농도의도핑영역없이고농도의도핑영역으로이루어진것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 14] 제11항에 있어서,상기 저전압 포토다이오드는,상기 반도체층 내에 형성되는 제2도전형의 제1도핑영역; 및상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여,상기 반도체층과 상기 제2도핑영역이서로등전위갖는것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 15] 제14항에 있어서,상기 저전압 포토다이오드는 1.2v 내지 4.5v에서완전공핍가능전압갖는것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 17] 제16항에 있어서,상기제1 및 제2 증가형 트랜지스터는 각각 ldd구조갖는것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 18] 제16항 또는 제17항에 있어서,상기 저전압 포토다이오드는,상기 반도체층 내에 형성되는 제2도전형의 제1도핑영역; 및상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여,구동시 상기 반도체층과 상기 제2도핑영역이서로등전위갖는것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 19] 제18항에 있어서,상기 저전압 포토다이오드는 1.2v 내지 4.5v에서완전공핍가능전압갖는것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 20] 제18항에 있어서,상기 반도체층은 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 제1도전형의 반도체기판 상에 성장된에피택셜층인것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 21] 제18항에 있어서,상기제1 및 제2 공핍형 트랜지스터는 각각 폴리실리콘막 및 실리사이드막이 적층되어 형성된게이트전극갖는것을특징으로 하는cmos 이미지센서의 단위화소. [청구항 22] 제21항에 있어서,상기제1 및 제2 공핍형 트랜지스터의 각 게이트전극은 측벽에 형성된스페이서절연막포함하는것을특징으로 하는cmos 이미지센서의 단위화소.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
CMOS 이미지센서의 단위화소에서 저전압 포토다이오드가 반도체층과 제2도핑영역 사이에서 등전위를 갖도록 하는 구성 요소 및 그 구조적 특징은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    저전압 포토다이오드에서 반도체층과 제2도핑영역이 등전위를 갖게 하는 구성 요소와 그 구조적 특징을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 14 및 18에서 반도체층과 제2도핑영역이 등전위를 갖는 조건에 관한 기술 내용을 추출한다.

    • 상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여,상기 반도체층과 상기 제2도핑영역이서로등전위갖는것을특징으로 하는cmos 이미지센서의 단위화소
  3. 3근거 선택evidence_selection

    등전위 형성을 위한 구체적인 구성 요소인 제1도핑영역과 제2도핑영역의 관계를 설명하는 구절을 선택한다.

    • 상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여
  4. 4논리 통합logical_integration

    제1도핑영역(제2도전형)과 제2도핑영역(제1도전형)의 구조적 관계를 통합하여 등전위 원리를 도출한다.

  5. 5결론 도출conclusion_formulation

    제2도핑영역이 제1도핑영역보다 더 큰 폭을 가지며, 그 일부 영역이 반도체층 상에 형성된 제1도전형의 제2도핑영역을 포함함으로써 등전위를 형성함을 정리한다.

    • 상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여
  6. 6답변 생성answer_generation

    질문에 대해 구성 요소와 구조적 특징을 포함하여 최종 답변을 작성한다.

최종 답변 (final_answer)
저전압 포토다이오드는 반도체층 내에 형성되는 제2도전형의 제1도핑영역과, 제1도핑영역 상부 및 반도체층의 표면 하부에 형성되는 제2도핑영역으로 구성된다. 이때 제2도핑영역은 제1도핑영역보다 더 큰 폭을 가지며, 자신의 일부 영역이 반도체층 상에 형성된 제1도전형의 제2도핑영역을 포함하는 구조적 특징을 가짐으로써 반도체층과 제2도핑영역이 서로 등전위를 갖게 한다.
핵심 해석 (core_interpretation)
제2도핑영역이 제1도핑영역보다 넓은 폭을 가지며 반도체층 상부의 제1도전형 영역을 포함하도록 설계함으로써, 반도체층과 제2도핑영역 간의 전위차를 없애 등전위를 형성하는 기술이다.