불휘발성 반도체 메모리 document_id 1019990006577

[청구항 2] 제1항에 있어서,상기 제1 주비트선에 접속되는 선택 트랜지스터와, 상기 제2 주비트선에 접속되는 선택 트랜지스터는, 상기 메모리 셀 어레이를 사이에 두도록 서로 대향하는위치배치되는것을특징으로 하는불휘발성 반도체 메모리. [청구항 3] 제1항에 있어서,하나의 상기 주비트선에2개의분할 비트선접속되는것을특징으로 하는불휘발성 반도체 메모리 장치. [청구항 4] 제1항에 있어서,상기 분할 비트선을 소정 전위에 접속하기 위한방전 트랜지스터구비한것을특징으로 하는불휘발성 반도체 메모리. [청구항 5] 제1항에 있어서,상기 메모리 셀 어레이는, 복수의 블럭으로 분할되고, 상기 선택 트랜지스터는, 각 블럭마다의 분할 비트선의 어느 하나를, 주비트선을 통해 상기 컬럼 디코더에 선택적으로 접속하는 것으로, 상기 선택 트랜지스터, 및 상기 선택 트랜지스터에 제어 신호를 인가하는 전극 배선이 상기 메모리 셀 어레이의 양측에, 배열 방향을 따라 서로 대향하도록 배설되어 하나의 단위 패턴을 구성하고, 상기 단위 패턴을 다수개 나열하고, 나열된 단위 패턴 상에 상기 메모리 셀 어레이의 배열 방향과 교차하도록 상기 주비트선이 연장하여 각패턴의선택트랜지스터접속되는것을특징으로 하는불휘발성 반도체 메모리. [청구항 6] 제4항에 있어서,상기 메모리 셀 어레이의 한쪽 측에 배치한 선택 트랜지스터가 공통의 주비트선에 접속되고, 상기 메모리 셀 어레이의 다른 측에 배치한 선택 트랜지스터가 그 이웃한 주비트선에공통접속되는것을특징으로 하는불휘발성 반도체 메모리. [청구항 7] 제4항에 있어서,상기 메모리 셀 어레이의 서로 대향하는 양측에 배치한 신호선의 적어도 대응하는 한 셋트가, 전기적으로 접속되어 있고, 상기 메모리 셀 어레이를 구성하는 각 메모리 셀에 대해 양측으로부터 동일 제어 신호를 인가 가능하도록구성되는것을특징으로 하는불휘발성 반도체 메모리. [청구항 8] 제4항에 있어서,상기 신호선이, 인접하는 메모리 셀 어레이에 접속할 수 있도록 구성된신호선인접하는것을특징으로 하는불휘발성 반도체 메모리. [청구항 9] 제5항에 있어서,상기 주비트선은, 상기 분할 비트선과는 층간 절연된 전극 배선으로 이루어지고, 상기 선택 트랜지스터의 접속 개소에, 상기 전극 배선의 한쪽 부재를 부분적으로 돌출시킨 볼록부를 배치하고, 하나의 주비트선에 관한 볼록부와, 그 이웃한 주비트선에 관한볼록부가상호배치한것을특징으로 하는불휘발성 반도체 메모리. [청구항 10] 제5항에 있어서,반도체 기판 표면에, 매트릭스형으로 배열 형성된, 스플리트형 메모리 셀로 이루어지는 메모리 셀 어레이 블럭과, 상기 메모리 셀 어레이 블럭의 양측에, 그 배열 방향을 따라 배열된 선택 트랜지스터와, 더욱 그 외측에 배열된 방전 트랜지스터와, 더욱 그 외측에 상기 메모리 셀의 배열 방향과 평행하게 주행시킨 3쌍의 전극 배선으로 이루어지는 단위 패턴이, 여러개배열된것을특징으로 하는불휘발성 반도체 메모리. [청구항 11] 제10항에 있어서,상층에 층간 절연막을 통해, 이들의 배열 방향과 직교하도록비트선배설되는것을특징으로 하는불휘발성 반도체 메모리. [청구항 12] 제11항에 있어서,상기 3쌍의 전극 배선은, 메모리 셀측으로부터 외측을 향해 차례대로, 접지 전위선, 기록 가능 전위선, 기록 금지 전위선을 구성하고 있고, 각 쌍은동일전위인것을특징으로 하는불휘발성 반도체 메모리. [청구항 13] 제12항에 있어서,상기 기록 가능 전위선 및 기록 금지 전위선은 상보 신호 전위에 있도록 한 것특징으로 하는불휘발성 반도체 메모리. [청구항 14] 제10항에 있어서,상기 반도체 기판의 주연부 영역에 하나의 변을 따라 상기 로우 디코더를 배설함과 동시에, 이 변에 직교하는 변을 따라컬럼디코더구비하여이루어지는것을특징으로 하는불휘발성 반도체 메모리. [청구항 15] 제14항에 있어서,상기 컬럼 디코더는 상기 신호선에 직교하는 방향으로 신장하도록형성되어있는것을특징으로 하는불휘발성 반도체 메모리.