대기 모드로부터 바이어스 전류를 오기능없이 전환시키기 위한 복귀 가속기를 구비한 반도체 집적 회로 디바이스 document_id 1019990013603

[청구항 1] 제어될 제1 전류(ilocal1 - ilocaln)가 흐르는 메인회로(12; 32)와 바이어스 전류 제어회로(11; 31)를 구비하고, 상기 바이어스 전류 제어회로가 상기 메인회로(12; 32)에 접속되어 기준 전류(istd)를 발생하며 상기 제1 전류(ilocal1 - ilocaln)를 제1 모드에서 상기 기준 전류의 크기에 대한 제1 값으로 조정하고 제2 모드에서 상기 제1 값보다 작은 제2 값으로 조정하는 바이어스 전류 제어기(13; 33)와, 상기 바이어스 전류 제어기(13; 33)에 접속되고 상기 제1 모드와 상기 제2 모드간의 모드 변동을 나타내는 명령(stby)에 응답하여 상기 바이어스 전류 제어기(13; 33)를 상기 제1 모드와 상기 제2 모드 사이에서 전환시키는 모드 전환기(14; 34)와, 상기 바이어스 전류 제어기(13; 33) 및 상기 모드 전환기(14; 34)에 접속되고 상기 명령에 응답하여 상기 제2 모드에서 상기 제1 모드로의 전환을 가속시키는 복귀 가속기(15; 35)를 포함하는 반도체 집적회로에 있어서, 상기 복귀 가속기가 상기 제1 전류(ilocal1 - ilocaln)의 크기를 상기 기준 전류(istd)의 크기와 비교하여 상기 전환 가속의 종결점을 판정하는 것을 특징으로 하는 반도체 집적회로 [청구항 2] 제1항에 있어서,상기 복귀 가속기(15; 35)가 상기 제1 전류(ilocal1 - ilocaln)에 비례하는 제2 전류(ibias)로부터 변환된 제1 바이어스 전압(vbais)을 상기 기준 전류(istd)로부터 변환된 기준 전압(vref)과 비교하여 상기 가속이 상기 종결점에 도달할 때 제1 제어 신호를 생성하는 전압 비교기(15b; 35b)와,상기 명령(stby) 및 상기 제1 제어 신호에 응답하여 제2 제어 신호(pump)를 상기 가속시 비활성 레벨에서 활성 레벨로 전환하는 논리 회로(15c; 35c)와,상기 제2 제어 신호(pump)에 응답하여 상기 전환을 가속시키는 가속 트랜지스터포함하는반도체 집적회로. [청구항 3] 제2항에 있어서,상기 가속 트랜지스터(qn6; qn31)는 상기 바이어스 전류 제어기(13; 33)의 제1 노드(vsource)로부터 제1 일정 전압원(gnd)으로의 전류 경로를 제공하며, 상기 모드 전환기(14; 34)는 상기 제1 노드(vsource)를 통해 흐르는 전류가 상기 바이어스 전류 제어기를 상기 제2 모드에서상기제1 모드전환하도록하는반도체 집적회로. [청구항 4] 제2항에 있어서,상기 전압 비교기(15b; 35b)가상기 제1 일정 전압과 다른 제2 일정 전압원(vdd)에 접속되고 제2 바이어스 전압에 응답하여 제1 출력 노드에 제3 전압을 공급하고 제2 출력 노드에 상기 제3 전류에 비례하는 제4 전류를 공급하는 전류 미러 회로(qp5/qp6)와.상기 제1 출력 노드와 상기 제1 일정 전압원(gnd) 사이에 접속되고 상기 기준 전압(vref)에 응답하여, 상기 제2 바이어스 전압을 생성하도록 상기 제3 전류에 대항하는 제1 저항을 제공하는 제1 트랜지스터(qn7)와,상기 제2 출력 노드와 상기 제1 일정 전압원(gnd) 사이에 접속되고 상기 제1 바이어스 전압(vbias)에 응답하여, 제3 제어 신호(ctl10)를 생성하도록 상기 제4 전류에 대항하는 제2 저항을 제공하는 제2 트랜지스터(qn8)와,상기 제3 제어 신호(ctl10)에 응답하여 상기 제1 제어 신호를 생성하는 논리 게이트포함하는반도체 집적회로. [청구항 5] 제4항에 있어서,상기 제3 제어 신호(ctl10)는 상기 가속시에 전위 레벨을 증가시키고, 상기 논리 게이트(inv12)는 상기 제3 제어 신호(ctl10)가 그 임계치를 초과할 때 상기 제1 제어 신호생성하는반도체 집적회로. [청구항 6] 제1항에 있어서,상기 바이어스 전류 제어기(13; 33)는제1 일정 전압원(gnd)과 상기 제1 일정 전압과는 크기가 다른 제2 일정 전압원(vdd) 사이에 접속되고 상기 기준 전류(istd)가 공급되어 제2 전류(imirr)를 상기 기준 전류(istd)에 비례하도록 조정하는 제1 전류 미러 회로(13a)와,상기 제2 전압원(vdd)과 상기 제1 전류 미러 회로(13a) 사이에 접속되어 제3 전류(ibias)를 상기 제2 전류(imirr)에 비례하도록 조정하는 제2 전류 미러 회로(13c)와,상기 제2 전류 미러 회로(13c)와 상기 제1 일정 전압원(gnd) 사이에 접속되어 상기 제1 전류(ilocal1 - ilocaln)를 상기 제3 전류(ibias)에 비례하도록 조정하는 제3 전류 미러 회로포함하는반도체 집적회로. [청구항 7] 제6항에 있어서,상기 모드 전환기(14; 34)가 상기 제2 전류 미러 회로(13c)와 상기 제1 및 제3 전류 미러 회로(13a 및 13b) 사이에 접속되고, 상기 제2 모드에서 상기 제2 및 제3 전류(imirr; ibias)를 영감소시키는반도체 집적회로. [청구항 8] 제7항에 있어서,상기 모드 전환기(14; 34)가상기 제2 전류 미러 회로(13c)와 상기 제1 전류 미러 회로(13a) 사이에 접속되고 상기 명령(stby)에 응답하여 상기 제2 모드에서 상기 제2 전류(imirr)를 인터럽트하며, 상기 제2 전류(imirr)가 상기 제2 전류 미러 회로(13c)에서 상기 제1 전류 미러 회로(13a)로 흐르게 하는 게이트 수단(qp3; qn4)과,상기 제2 전류 미러 회로(13c)와 상기 게이트 수단(qp3; qn4) 사이의 제1 중간 노드(vsource)와 상기 제2 일정 전압원(vdd) 사이에 접속되고 상기 명령(stby)에 응답하여 상기 제2 모드에서 상기 제2 및 제3 전류(imirr; ibias)를 영으로 감소시키도록 상기 제2 일정 전압(vdd)을 상기 제1 중간 노드를 통해 상기 제2 전류 미러 회로(13c)에 공급하며, 상기 제1 모드에서 상기 제1 중간 노드(vsource)를 상기 제2 일정 전압원(vdd)으로부터 차단시키는 제1 스위칭 트랜지스터(qp4)와.상기 제2 전류 미러 회로(13c)와 상기 제3 전류 미러 회로(13b) 사이의 제2 중간 노드(vbias)와 상기 제1 일정 전압원(gnd) 사이에 접속되고 상기 명령(stby)에 응답하여 상기 제2 모드에서 상기 제2 중간 노드(vbias)를 상기 제1 일정 전압(gnd)에 접속시키며, 상기 제2 중간 노드(vbias)를 상기 제1 일정 전압원(gnd)으로부터 차단시키는 제2 스위칭 트랜지스터포함하는반도체 집적회로. [청구항 9] 제8항에 있어서,상기 복귀 가속기(15; 35)는 상기 제1 중간 노드(vsource)와 상기 제1 일정 전압원(gnd) 사이에 접속되어 상기 가속시에 상기 제1 중간 노드와 상기 제1 일정 전압원 사이에 전류 경로를 제공하는 가속 트랜지스터구비하는반도체 집적회로. [청구항 10] 제9항에 있어서,상기 복귀 가속기(15; 35)가상기 제3 전류(ibias)로부터 변환된 제1 바이어스 전압(vbais)을 상기 기준 전류(istd)로부터 변환된 기준 전압(vref)과 비교하여 상기 가속이 상기 종결점에 도달할 때 제1 제어 신호를 생성하는 전압 비교기(15b; 35b)와,상기 명령(stby) 및 상기 제1 제어 신호에 응답하여 제2 제어 신호(pump)를 상기 가속시 상기 가속 트랜지스터(qn6; qn31)에 공급하는 논리 회로더 포함하는반도체 집적회로. [청구항 11] 제10항에 있어서,상기 전압 비교기(15b; 35b)가상기 제2 일정 전압원(vdd)에 접속되고 제2 바이어스 전압에 응답하여 제1 출력 노드에 제4 전류를 공급하고 제2 출력 노드에 상기 제4 전류에 비례하는 제5 전류를 공급하는 전류 미러 회로(qp5; qp6)와.상기 제1 출력 노드와 상기 제1 일정 전압원 사이에 접속되고 상기 기준 전압에 응답하여, 상기 제2 바이어스 전압을 생성하도록 상기 제4 전류에 대항하는 제1 저항을 제공하는 제1 트랜지스터(qn7)와,상기 제2 출력 노드와 상기 제1 일정 전압원 사이에 접속되고 상기 제1 바이어스 전압에 응답하여, 제3 제어 신호를 생성하도록 상기 제5 전류에 대항하는 제2 저항을 제공하는 제2 트랜지스터(qn8)와,상기 제3 제어 신호에 응답하여 상기 제1 제어 신호를 생성하는 논리 게이트포함하는반도체 집적회로. [청구항 12] 제11항에 있어서,상기 제3 제어 신호(ctl10)는 상기 가속시에 전위 레벨을 증가시키고, 상기 논리 게이트(inv10)는 상기 제3 제어 신호(ctl10)가 그 임계치를 초과할 때 상기 제1 제어 신호를 저 레벨에서 고 레벨전환하는반도체 집적회로. [청구항 13] 제12항에 있어서,상기 명령은 상기 제2 모드에서 상기 고 레벨을 갖고 상기 제1 모드에서 상기 저 레벨을 갖는 제4 제어 신호(stby)로 표현되며, 제1 인버터(inv10) 및 nor 게이트(nr10)는 각각 상기 논리 게이트 및 상기 논리 회로작용하는반도체 집적회로. [청구항 14] 제13항에 있어서,상기 논리 회로가 상기 nor 게이트의 출력 노드에 접속된 입력 노드와 상기 nor 게이트의 입력 노드에 접속된 출력 노드를 갖는 제2 인버터(inv20)를 더 포함하며, 상기 제2 인버터가 상기 nor 게이트의 논리 기능에 히스테리시스제공하는반도체 집적회로.