문맥 (context)
[청구항 1]
위상동기루프장치의 전하구동펌프회로에 있어서,
출력단과;
위상검출결과에 의거하여 전류 소오싱 및 전류 싱킹을 선택적으로 제어하는 스위칭 트랜지스터와
상기 스위칭 트랜지스터의 전류 소오싱 제어에 따라 상기 출력단으로 소오싱전류 가 흐르게 하는 전류 소오싱블록과
상기 스위칭 트랜지스터의 전류 싱킹 제어에 따라 상기 출력단으로부터 싱킹전류가 흐르게 하는 전류 싱킹 블록으로 구성되며
상기 전류 소오싱 블록이;
상기 출력단에 연결되어 있고 상기 소오싱 전류가 흐르는 제1 패스에 적어도 3단이상의 캐스케이드 구조로 형성된 출력저항용 p채널 트랜지스터와,
상기 제1 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 p채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 p채널 트랜지스터와,
일정 전류원이 상기 출력저항용 p채널 트랜지스터가 형성된 패스로 미러링되어 상기 소오싱 전류로 공급되게 하는 전류미러용 p채널 트랜지스터로 구성하고,
상기 전류 싱킹 블록이;
상기 출력단에 연결되어 있고 상기 싱킹 전류가 흐르는 제2 패스에 적어도 3단 이상의 캐스케이드 구조로 형성된 출력저항용 n채널 트랜지스터와,
상기 제1 n채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 n채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 n채널 트랜지스터와,
상기 일정 전류원이 상기 출력저항용 n채널 트랜지스터가 형성된 제2 패스로 미러링되어 상기 싱킹 전류로 공급되게 하는 전류미러용 n채널 트랜지스터로 구성함을 특징으로 하는 전하구동펌프회로
[청구항 2]
제1항에 있어서,상기 출력저항용p채널 트랜지스터는 3단 캐스케이드 구조의 p채널트랜지스터들구성함을특징으로 하는전하구동펌프회로.
[청구항 3]
제2항에 있어서,상기 출력저항용p채널 트랜지스터에서, 상기 출력단에 드레인이 연결된 제1 p채널 트랜지스터의 게이트에 vth +3δv(여기서 vth는 p채널 트랜지스터의 문턱전압)의 바이어스 전압이 인가되며, 상기 제1 p채널 트랜지스터의 소오스에 드레인이 연결된 제2 p채널 트랜지스터의 게이트에 vth +2δv의 바이어스 전압이 인가되며, 상기 제2 p채널 트랜지스터의 소오스에 드레인이 연결된 제3 p채널 트랜지스터의 게이트에 vth +δv의바이어스전압인가됨을특징으로 하는전하구동펌프회로.
[청구항 4]
제1항에 있어서,상기 출력저항용n채널 트랜지스터는 3단 캐스케이드 구조의 n채널트랜지스터들구성함을특징으로 하는전하구동펌프회로.
[청구항 5]
제4항에 있어서,상기 출력저항용n채널 트랜지스터에서, 상기 출력단에 드레인이 연결된 제1 n채널 트랜지스터의 게이트에 vth +3δv(여기서 vth는 p채널 트랜지스터의 문턱전압)의 바이어스 전압이 인가되며, 상기 제1 n채널 트랜지스터의 소오스에 드레인이 연결된 제2 n채널 트랜지스터의 게이트에 vth +2δv의 바이어스 전압이 인가되며, 상기 제2 n채널 트랜지스터의 소오스에 드레인이 연결된 제3 n채널 트랜지스터의 게이트에 vth +δv의바이어스전압인가됨을특징으로 하는전하구동펌프회로.
[청구항 6]
위상동기루프장치에 있어서
전압제어발진기와;
입력되는 기준신호와 피이드백된 전압제어발진기의 출력신호간의 위상을 검출하여 그에 대응하는 위상제어신호를 출력하는 위상검출기와
상기 전압제어발진기의 출력신호를 소정 분주하여 상기 피이드백된 전압제어발진기의 출력신호를 제공하는 분주기와
상기 위상제어신호에 의거하여 전하펌핑을 수행하는 전하구동펌프회로와
상기 전하구동펌프회로의 출력을 필터링하여 상기 전압제어발진기에 필터링된 전압으로 인가하는 필터로 구성되며
상기 전하구동펌프회로가;
출력단과,
위상검출결과에 의거하여 전류 소오싱 및 전류 싱킹을 선택적으로 제어하는 스위칭 트랜지스터와,
상기 출력단에 연결되어 있고 상기 소오싱 전류가 흐르는 제1 패스에 적어도 3단이상의 캐스케이드 구조로 형성된 출력저항용 p채널 트랜지스터와, 상기 제1 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 p채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 p채널 트랜지스터와, 일정 전류원이 상기 출력저항용 p채널 트랜지스터가 형성된 패스로 미러링되어 상기 소오싱 전류로 공급되게 하는 전류미러용 p채널 트랜지스터로 구성되며, 상기 스위칭 트랜지스터의 전류 소오싱 제어에 따라 상기 출력단으로 소오싱전류 가 흐르게 하는 전류 소오싱블록과,
상기 출력단에 연결되어 있고 상기 싱킹 전류가 흐르는 제2 패스에 적어도 3단이상의 캐스케이드 구조로 형성된 출력저항용 n채널 트랜지스터와, 상기 제1 n채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 n채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 n채널 트랜지스터와, 상기 일정 전류원이 상기 출력저항용 n채널 트랜지스터가 형성된 제2 패스로 미러링되어 상기 싱킹 전류로 공급되게 하는 전류미러용 n채널 트랜지스터로 구성되며, 상기 스위칭 트랜지스터의 전류 싱킹 제어에 따 상기 출력단으로부터 싱킹전류가 흐르르 게 하는 전류 싱킹 블록으로 구성됨을 특징으로 하는 전하구동펌프회로
[청구항 7]
제6항에 있어서,상기 출력저항용p채널 트랜지스터는 3단 캐스케이드 구조의 p채널트랜지스터들구성함을특징으로 하는전하구동펌프회로.
[청구항 8]
제7항에 있어서,상기 출력저항용p채널 트랜지스터에서, 상기 출력단에 드레인이 연결된 제1 p채널 트랜지스터의 게이트에 vth +3δv(여기서 vth는 p채널 트랜지스터의 문턱전압)의 바이어스 전압이 인가되며, 상기 제1 p채널 트랜지스터의 소오스에 드레인이 연결된 제2 p채널 트랜지스터의 게이트에 vth +2δv의 바이어스 전압이 인가되며, 상기 제2 p채널 트랜지스터의 소오스에 드레인이 연결된 제3 p채널 트랜지스터의 게이트에 vth +δv의바이어스전압인가됨을특징으로 하는전하구동펌프회로.
[청구항 9]
제6항에 있어서,상기 출력저항용n채널 트랜지스터는 3단 캐스케이드 구조의 n채널트랜지스터들구성함을특징으로 하는전하구동펌프회로.
[청구항 10]
제9항에 있어서,상기 출력저항용n채널 트랜지스터에서, 상기 출력단에 드레인이 연결된 제1 n채널 트랜지스터의 게이트에 vth +3δv(여기서 vth는 p채널 트랜지스터의 문턱전압)의 바이어스 전압이 인가되며, 상기 제1 n채널 트랜지스터의 소오스에 드레인이 연결된 제2 n채널 트랜지스터의 게이트에 vth +2δv의 바이어스 전압이 인가되며, 상기 제2 n채널 트랜지스터의 소오스에 드레인이 연결된 제3 n채널 트랜지스터의 게이트에 vth +δv의바이어스전압인가됨을특징으로 하는전하구동펌프회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
전하구동펌프회로의 전류 소오싱 블록 내에서 출력저항용 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 하기 위해 구성되는 요소들은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation전하구동펌프회로의 전류 소오싱 블록 내에서 출력저항용 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 구성하는 요소들을 찾는 것이다.
-
2정보 추출
information_extraction청구항 1에서 전류 소오싱 블록의 구성 요소와 각 요소의 역할을 추출한다.
- 상기 전류 소오싱 블록이; 상기 출력단에 연결되어 있고 상기 소오싱 전류가 흐르는 제1 패스에 적어도 3단이상의 캐스케이드 구조로 형성된 출력저항용 p채널 트랜지스터와, 상기 제1 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 p채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 p채널 트랜지스터와, 일정 전류원이 상기 출력저항용 p채널 트랜지스터가 형성된 패스로 미러링되어 상기 소오싱 전류로 공급되게 하는 전류미러용 p채널 트랜지스터로 구성하고
-
3근거 선택
evidence_selection출력저항용 p채널 트랜지스터의 동작과 관련된 구성 요소인 '바이어스용 p채널 트랜지스터'를 포함한 블록 전체 구성을 선택한다.
- 상기 제1 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 p채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 p채널 트랜지스터
-
4논리 통합
logical_integration전류 소오싱 블록은 출력저항용 p채널 트랜지스터, 바이어스용 p채널 트랜지스터, 전류미러용 p채널 트랜지스터로 구성되며, 이 중 바이어스용 트랜지스터가 낮은 동작전원 동작을 지원한다.
-
5결론 도출
conclusion_formulation질문에서 요구하는 '낮은 동작전원에서 동작할 수 있도록 하기 위해 구성되는 요소들'은 전류 소오싱 블록을 구성하는 세 가지 핵심 요소이다.
- 상기 전류 소오싱 블록이; 상기 출력단에 연결되어 있고 상기 소오싱 전류가 흐르는 제1 패스에 적어도 3단이상의 캐스케이드 구조로 형성된 출력저항용 p채널 트랜지스터와, 상기 제1 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 p채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 p채널 트랜지스터와, 일정 전류원이 상기 출력저항용 p채널 트랜지스터가 형성된 패스로 미러링되어 상기 소오싱 전류로 공급되게 하는 전류미러용 p채널 트랜지스터로 구성하고
-
6답변 생성
answer_generation추출된 구성 요소들을 리스트 형식으로 정리하여 답변을 생성한다.
최종 답변 (final_answer)
1. 상기 출력단에 연결되어 있고 상기 소오싱 전류가 흐르는 제1 패스에 적어도 3단 이상의 캐스케이드 구조로 형성된 출력저항용 p채널 트랜지스터
2. 상기 제1 p채널 트랜지스터가 낮은 동작전원에서 동작할 수 있도록 상기 출력저항용 p채널 트랜지스터의 각 게이트에 필요한 바이어스를 걸어주는 바이어스용 p채널 트랜지스터
3. 일정 전류원이 상기 출력저항용 p채널 트랜지스터가 형성된 패스로 미러링되어 상기 소오싱 전류로 공급되게 하는 전류미러용 p채널 트랜지스터
핵심 해석 (core_interpretation)
전류 소오싱 블록 내에서 캐스케이드 구조의 출력저항용 p채널 트랜지스터가 낮은 동작전원에서도 안정적으로 동작할 수 있도록 바이어스용 p채널 트랜지스터와 전류미러용 p채널 트랜지스터를 포함하는 구성을 제공한다.