콘볼루셔널 인터리빙 장치 및 방법과 콘볼루셔널 디인터리빙 장치 및 방법 document_id 1019990015115

[청구항 1] 입출력 데이터폭을 b 비트, 비트폭 단위 데이터의 갯수인 깊이를 m, 채널 번호수를 n, 최대 채널 번호수를 c로 하는(n은 o≤ n≤ c의 관계를 만족하는 정수이고, b, m, c는 자연수) 데이터군에 대하여 콘볼루셔널 인터리빙을 실행하는 콘볼루셔널 인터리빙 장치에 있어서, 제 1 및 제 2 지연부로 이루어지고, 제 n 채널의 데이터에 대하여 nt(t는 t>0으로 되는 소정의 지연량)를 지연시키는 것이며, 상기 제 1 지연부는 채널을 많아도 k개마다의 그룹으로 나눈 제 i 그룹에 대하여 각각 is(s는 0<s≤ t로 되는 소정의 지연량)를 지연시키는 것으로, 제 i 그룹은 제 ik 내지 제 ((i+1)k-1) 채널(k는 c 이하의 자연수, i는 0≤ i≤ ((c/k))의 정수 부분)의 관계를 만족하는 정수이고, (i+1)k-1≤ c인 것으로 함)로 이루어지는 것이며, 상기 제 2 지연부는 상기 제 n 채널의 데이터에 부여해야 하는 nt의 지연에 대하여 상기 제 1 지연부의 지연에서 부족한 분을 지연시키는 지연 수단을 포함한 것을 특징으로 하는 콘볼루셔널 인터리빙 장치 [청구항 2] 제 1항 있어서,상기c는 기수이고, 상기 k는 2이고, 상기 s 및 t는 s=t의 관계를 만족시키고, 상기 제 2 지연부는, 제 (2h+1) 채널(h는 0≤2h+1≤c의 관계를 만족시키는 정수)에 대해서는 t를 지연시키고, 제 2h 채널에 대해서지연시키지않는것을특징으로 하는콘볼루셔널 인터리빙 장치. [청구항 3] 입출력 데이터폭을 b 비트, 비트폭 단위 데이터의 갯수인 깊이를 m, 채널 번호수를 n, 최대 채널 번호수를 c(n은 o≤ n≤ c의 관계를 만족하는 정수이고, b, m, c는 자연수)로 하는 데이터군에 대하여 콘볼루셔널 인터리빙을 실행하는 콘볼루셔널 인터리빙 장치에 있어서, 데이터폭 j× b(j는 2 이상의 자연수) 비트의 제 1 기억 수단과, 본 콘볼루셔널 인터리빙 장치의 입력 데이터를 비트 연결 수단 또는 제 2 기억 수단 또는 출력 데이터 제어 수단으로 배분하는 입력 데이터 제어 수단과, 상기 입력 데이터 제어 수단으로부터의 입력 데이터를 지연시키기 위한 상기 제 2 기억 수단과, 상기 입력 데이터 제어 수단과 상기 제 2 기억 수단으로부터의 입력 데이터를 연결하여 데이터폭이 j× b 비트의 상기 제 1 기억 장치의 입력 데이터를 생성하기 위한 상기 비트 연결 수단과, 상기 제 1 기억 수단의 어드레스를 생성하는 어드레스 생성 수단과, 상기 제 1 기억 수단의 출력 데이터를 본 콘볼루셔널 인터리빙 장치의 데이터폭 b 비트의 출력 데이터로 변환하기 위한 비트 분리 수단과, 상기 비트 분리 수단으로부터의 출력 데이터를 본 콘볼루셔널 인터리빙 장치의 외부로 출력하는 상기 출력 데이터 제어 수단을 포함한 것을 특징으로 하는 콘볼루셔널 인터리빙 장치 [청구항 4] 제 3 항에 있어서,상기 어드레스 생성 수단은, 상기 제 1 기억 수단이 채널을 많아도 k개마다의 그룹으로 나눈 제 i 그룹에 대하여 각각 is(s는 0<s으로 되는 소정의 지연량)를지연시키도록 어드레스를 생성하는 것으로, 제 i 그룹은 제 ik 내지 제 ((i+1)k-1)채널(k는 c 이하의 자연수, i는 0≤i≤((c/k)의 정수 부분)의 관계를 만족시키는 정수이고, (i+1)k-1≤c인 것으로 함)로 이루어지는 것이며,상기 제 2 기억 수단은, 제 n 채널의 데이터에 부여해야 하는 nt의 지연(t는 s≤t로 되는 소정의 지연량)에 대하여 상기 제 1 기억 수단에 의한 지연에서 부족한 분을 지연시킬 수 있는 기억 용량을 가짐과 동시에,상기 b 비트이면서 깊이 m인 데이터가 입력될 때마다, 상기 제 1 기억 수단, 제 2 기억 수단에 입력하는 데이터의 채널과, 상기 제 1 기억 수단이 출력하는 데이터의 채널이 동일 채널 번호의 채널로 되도록 순차적으로 전환하는전환수단포함한것을특징으로 하는콘볼루셔널 인터리빙 장치. [청구항 5] 제 4 항에 있어서,상기c는 기수이고, 상기 k는 2이며, 상기 s 및 t는 s=t의 관계를 만족하고,상기 제 2 기억 수단은, 제 (2h+1) 채널(h는 0≤2h+1≤c의 관계를 만족하는 정수)에 대하여 t를 지연시키고, 제 2h 채널에 대해지연시키지않는것을특징으로 하는콘볼루셔널 인터리빙 장치. [청구항 6] 제 3 항에 있어서,상기 제 2 기억 수단과 상기 제 1 기억 수단은, 동일한 종류의 기억 수단에의해구성되어있는것을특징으로 하는콘볼루셔널 인터리빙 장치. [청구항 7] 제 3 항에 있어서,상기 제 1 기억 수단을 ram에 의해구성한것을특징으로 하는콘볼루셔널 인터리빙 장치. [청구항 8] 제 7 항에 있어서,상기ram j개(j는 2 이상의 자연수)의입출력 포트갖는것을특징으로 하는콘볼루셔널 인터리빙 장치. [청구항 9] 입출력 데이터폭을 b 비트, 비트폭 단위 데이터의 갯수인 깊이를 m, 채널 번호수를 n, 최대 채널 번호수를 c로 하는(n은 o≤ n≤ c의 관계를 만족하는 정수이고, b, m, c는 자연수) 데이터군에 대하여 콘볼루셔널 디인터리빙을 실행하는 콘볼루셔널 디인터리빙 장치에 있어서, 제 1 및 제 2 지연부로 이루어지고, 제 n 채널의 데이터에 대하여 (c-n)t(t는 t>0으로 되는 소정의 지연량)를 지연시키는 것이며, 상기 제 1 지연부는 채널을 많아도 k개마다의 그룹으로 나눈 제 i 그룹에 대하여 각각 (c-i)s(s는 0<s≤ t로 되는 소정의 지연량)를 지연시키는 것으로, 제 i 그룹은 제 ik 내지 제 ((i+1)k-1) 채널(k는 c 이하의 자연수, i는 0≤ i≤ ((c/k)의 정수 부분)의 관계를 만족시키는 정수이고, (i+1)k-1≤ c인 것으로 함)로 이루어지는 것이며, 상기 제 2 지연부는 상기 제 n 채널의 데이터에 부여해야 하는 (c-n)t의 지연에 대하여 상기 제 1 지연부의 지연에서 부족한 분을 지연시키는 지연 수단을 포함한 것을 특징으로 하는 콘볼루셔널 디인터리빙 장치 [청구항 10] 제 9 항에 있어서,상기c는 기수이고, 상기 k는 2이며, 상기 s 및 t는 s=t의 관계를 만족시키고, 상기 제 2 지연부는, 제 (2h+1) 채널(h는 0≤2h+1≤c의 관계를 만족하는 정수)에 대해서는 t를 지연시키고, 제 2h 채널에 대해서지연시키지않는것을특징으로 하는콘볼루셔널 디인터리빙 장치. [청구항 11] 입출력 데이터폭을 b 비트, 비트폭 단위 데이터의 갯수인 깊이를 m, 채널 번호수를 n, 최대 채널 번호수를 c(n은 0≤ n≤ c의 관계를 만족시키는 정수이고, b, m, c는 자연수)로 하는 데이터군에 대하여 콘볼루셔널 디인터리빙을 실행하는 콘볼루셔널 디인터리빙 장치에 있어서, 데이터폭 j× b(j는 2 이상의 자연수) 비트의 제 1 기억 수단과, 본 콘볼루셔널 디인터리빙 장치의 입력 데이터를 비트 연결 수단 또는 제 2 기억 수단 또는 출력 데이터 제어 수단으로 배분하는 입력 데이터 제어 수단과, 상기 입력 데이터 제어 수단으로부터의 입력 데이터를 지연시키기 위한 상기 제 2 기억 수단과, 상기 입력 데이터 제어 수단과 상기 제 2 기억 수단으로부터의 입력 데이터를 연결하여 데이터폭이 j× b 비트인 상기 제 1 기억 장치의 입력 데이터를 생성하기 위한 상기 비트 연결 수단과, 상기 제 1 기억 수단의 어드레스를 생성하는 어드레스 생성 수단과, 상기 제 1 기억 수단의 출력 데이터를 본 콘볼루셔널 디인터리빙 장치의 데이터폭 b 비트의 출력 데이터로 변환하기 위한 비트 분리 수단과, 상기 비트 분리 수단으로부터의 출력 데이터를 본 콘볼루셔널 디인터리빙 장치의 외부로 출력하는 상기 출력 데이터 제어 수단을 포함한 것을 특징으로 하는 콘볼루셔널 디인터리빙 장치 [청구항 12] 제 11 항에 있어서,상기 어드레스 생성 수단은, 상기 제 1 기억 수단이 채널을 많아도 k개마다의 그룹으로 나눈 제 i 그룹에 대하여 각각 (c-i)s(s는 0<s으로 되는 소정의 지연량)를 지연시키도록 어드레스를 생성하는 것으로, 제 i 그룹은 제 ik 내지 제((i+1)k-1) 채널(k는 c 이하의 자연수, i는 0≤i≤((c/k)의 정수 부분)의 관계를 만족하는 정수이고, (i+1)k-1≤c인 것으로 함)로 이루어지는 것이며,상기 제 2 기억 수단은, 제 n 채널의 데이터에 부여해야 하는 (c-n)t의 지연(t는 s≤t로 되는 소정의 지연량)에 대하여 상기 제 1 기억 수단에 의한 지연에서 부족한 분을 지연시킬 수 있는 기억 용량을 가짐과 동시에,상기 b 비트이면서 깊이 m인 데이터가 입력될 때마다, 상기 제 1 기억 수단, 제 2 기억 수단에 입력하는 데이터의 채널과, 상기 제 1 기억 수단이 출력하는 데이터의 채널이 동일 채널 번호의 채널로 되도록 순차적으로 전환하는전환수단포함한것을특징으로 하는콘볼루셔널 디인터리빙 장치. [청구항 13] 제 12 항에 있어서,상기c는 기수이고, 상기 k는 2이며, 상기 s 및 t는 s=t의 관계를 만족시키고, 상기 제 2 기억 수단은, 제 (2h+1) 채널(h는 0≤2h+1≤c의 관계를 만족하는 정수)에 대해서는 t를 지연시키고, 제 2h 채널에 대해서지연시키지않는것을특징으로 하는콘볼루셔널 디인터리빙 장치. [청구항 14] 제 11 항에 있어서,상기 제 2 기억 수단과 상기 제 1 기억 수단과는 동일한 중류의 기억 수단에 의해구성되어있는것을특징으로 하는콘볼루셔널 디인터리빙 장치. [청구항 15] 제 11 항에 있어서,상기 제 1 기억 수단을 ram에 의해구성한것을특징으로 하는콘볼루셔널 디인터리빙 장치. [청구항 16] 제 15 항에 있어서,상기ram이 j개(j는 2 이상의 자연수)의입출력 포트갖는것을특징으로 하는콘볼루셔널 디인터리빙 장치.