문맥 (context)
[청구항 9]
채널영역, 소스영역 및 드레인영역으로 이루어지는 반도체박막과, 층간절연막과, 게이트절연막과, 바텀게이트형이라면 층간절연막에 톱게이트형이라면 이것에 가하여 게이트절연막에 형성된 콘택트홀을 통하여 반도체박막에 접속되는 소스전극 및 드레인전극을 가지는, 기판 상에 형성된 박막트랜지스터로서,
상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막을 채널영역보다도 두껍게 형성한 비채널영역 두께증가(增厚)형성 반도체부를 가지고 있는 것을 특징으로 하는 박막트랜지스터
[청구항 10]
제 9항에 있어서,상기 반도체 박막은,실리콘, 실리콘·게르마늄 또는 실리콘·게르마늄·탄소로 이루어지는실리콘계통반도체박막인것을특징으로 하는박막트랜지스터.
[청구항 29]
채널 영역, 소스영역 및 드레인영역으로 이루어지는 반도체 박막과, 층간 절연막과, 게이트전극과, 게이트절연막과, 바텀게이트형이라면 층간절연막에 톱게이트형이라면 이것에 가하여 게이트절연막에 형성된 콘택트홀을 통하여 반도체박막에 접속되는 소스전극 및 드레인전극을 가지는, 기판 상에 형성된 박막트랜지스터로서,
상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막과 소스전극 및 드레인전극 사이에 실리사이드층을 가지고 있는 것을 특징으로 하는 박막트랜지스터
[청구항 30]
제 29항에 있어서,상기 소스전극 및 드레인전극은 각각,다층구조인지 아닌지는 별도로 하고, 여하튼 각각 상기 소스영역, 드레인영역 상의 상기 실리사이드층에 접하는 부분은, 실리사이드의 원료금속과 동일한 금속으로 이루어지는 재료금속 통일형 소스전극, 재료금속 통일형 드레인전극인것을특징으로 하는박막트랜지스터.
[청구항 31]
제 30항에 있어서,상기 실리사이드층은, 티탄, 니켈,플라티나또는코발트실리사이드인것을특징으로 하는박막트랜지스터.
[청구항 32]
제 31항에 있어서,상기 실리콘박막은, 그 두께가 650å 이하의 것이며, 상기 콘택트홀은, 그최하부의직경이하인것을특징으로 하는박막트랜지스터.
[청구항 33]
제 29항에 있어서,상기 실리사이드층은, 티탄, 니켈,플라티나또는코발트실리사이드인것을특징으로 하는박막트랜지스터.
[청구항 34]
제 33항에 있어서,상기 실리콘박막은, 그 두께가 650å이하의 것이며, 상기 콘택트홀은, 그최하부의직경이하인것을특징으로 하는박막트랜지스터.
[청구항 35]
채널영역, 소스영역 및 드레인영역으로 이루어지는 반도체박막과, 층간절연막과, 게이트전극과, 게이트절연막과, 층간절연막과 게이트절연막에 형성된 콘택트홀을 통하여 반도체 박막에 접속되는 소스전극 및 드레인전극을 가지는, 기판 상에 형성된 그리고 또 ldd구조를 가지는 박막트랜지스터로서,
상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막과 소스전극 및 드레인전극 사이에 실리사이드층을 가지고,
상기 게이트전극은 다층구조이며, 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고, 그 상부층은 상기 하층의 금속층보다도 소스영역측 또는 드레인영역측의 적어도 한쪽으로 끌어들인 형상의 금속층으로 이루어지는 마스크 겸용 다층게이트전극이며,
상기 반도체박막은, 상기 마스크 겸용 다층 게이트전극의 차폐능력에 대응한 주입 불순물이온 농도분포의 ldd구조의 마스크 겸용 다층 게이트전극 대응 ldd구조박막인 것을 특징으로 하는 박막트랜지스터
[청구항 36]
제 35항에 있어서,상기 게이트전극, 소스전극 및 드레인전극의 실리사이드는, 티탄, 니켈,플라티나또는코발트실리사이드인것을특징으로 하는박막트랜지스터.
[청구항 37]
제 36항에 있어서,상기 반도체박막은, 그 두께가 650å이하의 것이며, 상기 소스전극 및 드레인전극은, 각각 실리사이드층에 접하는 부분의 직경이 4㎛이하인 가는 소스전극 및 가는 드레인전극인것을특징으로 하는박막트랜지스터.
[청구항 38]
채널영역, 소스영역 및 드레인영역으로 이루어지는 반도체박막과, 층간절연막과, 게이트전극과, 게이트절연막과, 층간절연막과 게이트절연막에 형성된 콘택트홀을 통하여 반도체박막에 접속되는 소스전극 및 드레인전극을 가지는, 기판 상에 형성된 그리고 또 ldd 구조를 가지는 박막트랜지스터로서,
상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막과 소스전극 및 드레인전극 사이에 실리사이드층을 가지고,
상기 게이트전극은 다층구조이며, 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고, 그 상부층은 상기 하층의 금속층보다도 소스영역측 또는 드레인영역측의 적어도 한쪽으로 비어져 나온 실리사이드층을 가지고 이루어지는 마스크 겸용 다층게이트전극이며,
상기 반도체박막은 상기 마스크 겸용 다층게이트전극의 차폐능력에 대응한 주입불순물이온 농도분포의 ldd구조의 마스크 겸용 다층게이트전극 대응 ldd구조 박막인 것을 특징으로 하는 박막트랜지스터
[청구항 39]
제 38항에 있어서,상기 게이트전극, 소스전극 및 드레인전극의 실리사이드는, 티탄, 니켈,플라티나또는코발트실리사이드인것을특징으로 하는박막트랜지스터.
[청구항 40]
제 39항에 있어서,상기 반도체층은, 그 두께가 650å이하의 것이며, 상기 소스전극 및 드레인전극은, 각각 실리사이드층에 접하는 부분의 직경이 4㎛이하의 가는 소스전극 및 가는 드레인전극인것을특징으로 하는박막트랜지스터.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
마스크 겸용 다층게이트전극을 가지는 ldd구조의 박막트랜지스터에서, 게이트전극의 최하층은 무엇과 동일한 금속층으로 구성되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation마스크 겸용 다층게이트전극을 가지는 ldd구조의 박막트랜지스터에서 게이트전극의 최하층이 어떤 금속과 동일한지 찾는 것이다.
-
2정보 추출
information_extraction청구항 35항에서 마스크 겸용 다층게이트전극의 구조와 최하층에 대한 설명을 추출한다.
- 상기 게이트전극은 다층구조이며, 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고
-
3근거 선택
evidence_selection게이트전극의 최하층이 실리사이드층을 구성하는 금속과 동일하다는 구절을 선택한다.
- 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고
-
4논리 통합
logical_integration게이트전극의 최하층은 실리사이드층을 구성하는 금속과 동일한 금속층으로 구성됨을 확인한다.
- 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고
-
5결론 도출
conclusion_formulation질문에 대한 답으로 '실리사이드층을 구성하는 금속'을 도출한다.
- 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고
최종 답변 (final_answer)
실리사이드층을 구성하는 금속
핵심 해석 (core_interpretation)
마스크 겸용 다층게이트전극의 최하층을 실리사이드층의 구성 금속과 동일하게 형성하여 ldd 구조를 구현하는 기술에 관한 것이다.