문맥 (context)
[청구항 1]
d-플립플롭에 있어서,
클럭의 폴링에지에 동기시켜 플립플롭 입력신호를 받아들이는 입력부
상기 입력부의 출력신호 제1출력노드 신호를 상기 클럭의 라이징에지에 동기시켜 출력하는 클럭동기부
상기 제1출력노드신호를 반전하여 출력인에이블신호를 생성하는 출력제어부; 및
상기 출력인에이블신호에 응답하여 상기 클럭의 라이징에지에서 플립플롭 출력신호가 디스차지되는 것을 방지하고, 상기 클럭동기부에서 얻은 출력신호 제2출력노드 신호에 응답하여 상기 플립플롭 출력신호를 생성하는 출력부
를 구비하는 d-플립플롭
[청구항 2]
제1항에 있어서,상기 입력부는,게이트로 각각 상기 플립플롭 입력신호와 상기 클럭신호를 입력받아 직렬 연결된 소스-드레인 경로를 통해 공급전원과 상기 제1출력노드를 연결하는 직렬 연결된 제1pmos트랜지스터 및 제2pmos트랜지스터; 및 게이트로 상기 플립플롭 입력신호를 입력받아 소스-드레인 경로를 통해 접지전원과 상기 제1출력노드를 연결하는 제1nmos트랜지스터구비하는것을특징으로 하는d-플립플롭.
[청구항 3]
제2항에 있어서,상기 클럭동기부는,게이트로 상기 클럭신호를 입력받아 소스-드레인 경로를 통해 상기 공급전원과 상기 제2출력노드를 연결하는 제3pmos트랜지스터; 및게이트로 각각 상기 제1출력노드신호 및 상기 클럭신호를 입력받아 직렬 연결된 소스-드레인 경로를 통해 상기 접지전원과 상기 제2출력노드를 연결하는 제2nmos트랜지스터 및 제3nmos트랜지스터구비하는것을특징으로 하는d-플립플롭.
[청구항 4]
제2항에 있어서,상기 출력제어부는,게이트로 상기 제1출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 공급전원과 상기 출력인에이블신호를 연결하는 제4pmos트랜지스터; 및게이트로 상기 제1출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 접지전원과 상기 출력인에이블신호를 연결하는 제4nmos트랜지스터를 구비하고,상기 제4pmos트랜지스터와 상기 제4nmos트랜지스터는 상대적으로 작은 사이즈로 동작속도에는영향않는것을특징으로 하는d-플립플롭.
[청구항 5]
제3항 또는 제4항에 있어서,상기 출력부는,게이트로 상기 제2출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 공급전원과 상기 플립플롭 출력신호를 연결하는 제5pmos트랜지스터; 및게이트로 각각 상기 제2출력노드신호, 상기 출력인에이블신호, 및 상기 클럭신호를 입력받아 상기 접지전원과 상기 플립플롭 출력신호를 연결하는 직렬연결된 제5nmos트랜지스터, 제6nmos트랜지스터, 및 제7nmos트랜지스터구비하는것을특징으로 하는d-플립플롭.
[청구항 6]
d-플립플롭에 있어서,
클럭신호에 동기시켜 플립플롭 입력신호를 받아들이는 입력부
상기 입력부의 출력신호를 입력받아 상기 클럭신호에 동기시켜 출력하는 클럭동기부
상기 클럭동기부의 출력신호와 상기 클럭신호와 제어신호에 응답하여 플립플롭 출력신호를 생성하는 출력부; 및
상기 입력부의 출력신호에 응답하여 상기 플립플롭 출력신호가 디스차지되는 것을 방지하기 위한 상기 제어신호를 생성하는 디스차지 방지부
를 구비하는 d-플립플롭
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 1 내지 청구항 5에 따른 d-플립플롭에서, 출력부의 구성 요소 중 접지전원과 플립플립 출력신호를 연결하는 직렬 연결된 nmos 트랜지스터들은 각각 어떠한 신호들을 게이트로 입력받는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation출력부 구성 요소 중 접지전원과 플립플롭 출력신호를 연결하는 직렬 연결된 nmos 트랜지스터들이 입력받는 게이트 신호들을 찾는 작업이다.
-
2정보 추출
information_extraction청구항 5에서 출력부의 구성과 접지전원-플립플롭 출력신호 사이의 직렬 연결된 nmos 트랜지스터 정보를 추출한다.
- 상기 출력부는,게이트로 상기 제2출력노드신호를 입력받아 소스-드레인 경로를 통해 상기 공급전원과 상기 플립플롭 출력신호를 연결하는 제5pmos트랜지스터; 및게이트로 각각 상기 제2출력노드신호, 상기 출력인에이블신호, 및 상기 클럭신호를 입력받아 상기 접지전원과 상기 플립플롭 출력신호를 연결하는 직렬연결된 제5nmos트랜지스터, 제6nmos트랜지스터, 및 제7nmos트랜지스터구비하는것을특징으로 하는d-플립플롭
-
3근거 선택
evidence_selection질문에서 요구하는 '접지전원과 플립플롭 출력신호를 연결하는 직렬 연결된 nmos 트랜지스터'에 해당하는 구절을 선택한다.
- 게이트로 각각 상기 제2출력노드신호, 상기 출력인에이블신호, 및 상기 클럭신호를 입력받아 상기 접지전원과 상기 플립플롭 출력신호를 연결하는 직렬연결된 제5nmos트랜지스터, 제6nmos트랜지스터, 및 제7nmos트랜지스터
-
4논리 통합
logical_integration선택된 nmos 트랜지스터들(제5nmos, 제6nmos, 제7nmos)이 각각 입력받는 게이트 신호는 제2출력노드신호, 출력인에이블신호, 클럭신호임을 확인한다.
-
5결론 도출
conclusion_formulation해당 nmos 트랜지스터들이 입력받는 신호 목록을 정리한다.
-
6답변 생성
answer_generation질문에 대한 답변으로 세 가지 신호를 나열한다.
최종 답변 (final_answer)
제2출력노드신호, 출력인에이블신호, 클럭신호
핵심 해석 (core_interpretation)
본 발명의 출력부는 제2출력노드신호, 출력인에이블신호, 클럭신호를 게이트 입력으로 사용하는 직렬 연결된 nmos 트랜지스터들을 통해 접지전원과 플립플롭 출력신호를 연결함으로써 출력을 제어한다.