비트 동기가 혼합된 고속 디인터리빙 장치 및 방법 document_id 1019990028672

[청구항 1] 디지털 변조된 신호를 수신하여 처리하는 디지털 수신기에 있어서, 수신된 디지털 변조 신호에서 디지털 데이터를 복원하는 복조 수단(11)과 상기 복조 수단(11)의 신호 또는 수신 신호를 입력으로 받아 데이터에 포함된 기본 클럭 성분 추출하는 클럭 동기 수단(12)과 복원된 기준 클럭(s10)에 따라 수신 데이터를 샘플링하여 송신시와 일치하는 데이터 주기를 갖는 수신 데이터(s11)를 출력하는 샘플링 수단(13)과 상기 클럭 동기 수단(12)의 출력 신호(s10)의 한 주기마다 상기 샘플링된 수신 데이터(s11)를 순차적으로 d번 전환하여 출력하는 수신 데이터 절체 수단(14)과 상기 수신 데이터 절체 수단(14)의 출력을 입력으로 받고, 쓰기 이동 클럭 신호(s12)에 따라 한 비트씩 데이터를 천이하고, 읽기 클럭 신호 s13에 따라 저장된 데이터를 한 비트씩 출력하는 쉬프트 레지스터 수단(15)과 복원된 기준 클럭을 d 분주하여 쓰기 클럭 신호 s12를 발생하는 d 분주 수단(16)과 상기 쉬프트 레지스터 수단(15)의 출력들을 입력으로 받고, 읽기 클럭이 n 분주 된 클럭 신호(s16)의 제어에 따라 입력을 선택하여 데이터를 출력(s14)하는 출력 데이터 절체 수단(17)과 읽기 클럭 신호(s15)를 받고, n 분주 된 클럭 신호(s16)의 제어에 따라 읽기 클럭 신호(s15)를 해당 쉬프트 레지스터에 공급하는 읽기 클럭 절체 수단(18)과 상기 읽기 클럭 신호(s15)를 받아, n분주 된 클럭 신호(s16)를 발생하는 n 분주 수단(19) 을 포함하는 비트 동기가 혼합된 고속 디인터리빙 장치 [청구항 2] 제 1 항에 있어서,상기 쉬프트 레지스터 수단은 15-1 내지 15-d의 d 개로 구성됨을 특징으로 하는 비트 동기혼합된고속 디인터리빙 장치. [청구항 3] 디지털 변조된 신호를 수신하여 처리하는 디지털 수신기의 고속 인터리빙 방법에 있어서, 상기 디지털 수신기는, n비트의 길이를 갖는 d개의 쉬프트 레지스터를 더 포함하며, 상기 방법은: 상기 디지털 변조된 신호를 수신하여 복원하는 제 1 단계 상기 복원된 신호로부터 제 1 기본 클럭(s10)를 추출하는 제 2 단계 상기 제 1 기본 클럭(s10)에 의거하여 상기 수신된 신호를 샘플링하는 제 ３ 단계 상기 샘플링된 신호의 데이터를 제 2 기본 클럭(s10/d)에 의거하여 상기 ｄ개의 쉬프트 레지스터에 교번적으로 저장하는 제 4 단계 상기 d개의 쉬프트 레지스터를 각각 순차적으로 판독하여 출력하는 제 5 단계를 포함하는 고속 인터리빙 방법