문맥 (context)
[청구항 1]
표면상에 감광 영역을 갖는 반도체 기판; 및
상기 기판의 전표면상에 배치되고 실리콘 질화물의 제1 층 및 상기 제1 층과 접촉하는 제2 유전체 층을 포함하는 반사-방지 필터
를 포함하는 것을 특징으로 하는 광검출기
[청구항 2]
제1항에 있어서,상기 제2 층nan은상기영역접촉하는것을특징으로 하는광검출기.
[청구항 3]
제2항에 있어서,상기 영역은 pn 접합을 포함하며, 상기 제2 층은 상기 접합과 접촉하여누설전류감소시키는것을특징으로 하는광검출기.
[청구항 4]
제2항에 있어서,상기 영역은 pn접합포함하는것을특징으로 하는광검출기.
[청구항 5]
제4항에 있어서,상기 영역은제1 유형의 반도체 재료의 제1 영역, 및 상기 제1 영역과 pn 접합을 형성하는 제2 유형의 반도체 재료의 제2 영역을 포함하며, 상기 광검출기는 상기 접합 양단에 역바이어스 전압을 인가하기 위한 수단을 더 포함하며, 상기 제1 영역은 상기 역바이어스 전압에서 일측의 접합 공핍 폭의 두배 미만 정도 이격되는 적어도 두부분갖는것을특징으로 하는광검출기.
[청구항 6]
제1항에 있어서,상기제1 및 제2 층은 650 및 790㎚ 파장에서의 광 반사를 최소화시키는 데 거의 최적화되는두께갖는것을특징으로 하는광검출기.
[청구항 7]
제6항에 있어서,상기 제1 층은 7000±500å 범위의 두께를 가지며, 상기 제2 층은 2400 내지 2850å범위의두께갖는것을특징으로 하는광검출기.
[청구항 8]
제1항에 있어서,상기 코팅은 상기 실리콘 질화물 층상에 투명한 패키지 층을 더 포함하며, 상기 패키지 층은 약 1.52 내지 1.57범위의굴절률갖는것을특징으로 하는광검출기.
[청구항 9]
제1항에 있어서,상기 제2 층은 실리콘 이산화물함유하는것을특징으로 하는광검출기.
[청구항 19]
제1 유형의 반도체 재료의 제1 영역,
상기 제1 영역과 pn 접합을 형성하는 제2 유형의 반도체 재료의 제2 영역, 및
상기 접합 양단에 역바이어스 전압을 인가하기 위한 수단
을 포함하되,
상기 제1 영역은 상기 역바이어스 전압에서 일측의 접합 공핍 폭의 두배 미만 정도 이격되는 적어도 두 부분을 갖는 것을 특징으로 하는 광전 다이오드
[청구항 20]
제19항에 있어서,부분은 상기 역바이어스 전압에서일측의접합 공핍폭이상만큼이격되는것을특징으로 하는광전 다이오드.
[청구항 21]
제19항에 있어서,부분은 15㎛미만정도이격되는것을특징으로 하는광전 다이오드.
[청구항 22]
제19항에 있어서,상기 광전 다이오드는 상기 제1 영역의 두 부분들 간에 제3 영역을 포함하며, 상기 제3 영역은 제2 유형의 고농도반도체재료포함하는것을특징으로 하는광전 다이오드.
[청구항 23]
제22항에 있어서,부분은 n+ 재료를 함유하고 상기 제3 영역은 p+재료함유하는것을특징으로 하는광전 다이오드.
[청구항 24]
제21항에 있어서,부분은 p+ 재료를 함유하고 상기 제3 영역은 n+재료함유하는것을특징으로 하는광전 다이오드.
[청구항 25]
제19항에 있어서,및 제2 영역상에 반사-방지 필터를 더 포함하며, 상기 필터는 실리콘 질화물의 제1 층 및 상기 제1 층과 접촉하는제2유전체층포함하는것을특징으로 하는광전 다이오드.
[청구항 26]
제19항에 있어서,상기제1 및 제2 영역은표면접합형성하는것을특징으로 하는광전 다이오드.
[청구항 27]
제19항에 있어서,상기제1 및 제2 영역은매립형접합형성하는것을특징으로 하는광전 다이오드.
[청구항 28]
디스크의 표면으로부터 기록되어 있는 정보를 판독하기 위한 장치에 있어서,
상기 표면에 방사선을 공급하기 위한 수단, 및
상기 공급 수단에 의해 공급되어 상기 디스크에 의해 변형되는 방사선을 감지하기 위한 광전 다이오드
를 포함하되,
상기 광전 다이오드는
제1 유형의 반도체 재료의 제1 영역,
상기 제1 영역과 pn 접합을 형성하는 제2 유형의 반도체 재료의 제2 영역, 및
상기 접합 양단에 역바이어스 전압을 인가하기 위한 수단을 포함하며,
상기 제1 영역은 약 5 내지 15㎛ 범위의 공간 만큼 이격되는 적어도 두 부분을 갖는 것을 특징으로 하는 광전 다이오드
[청구항 29]
제28항에 있어서,상기 광전 다이오드는 상기 제1 영역의 두 부분들 간에 제3 영역을 더 포함하며, 상기 제3 영역은 제2 유형의 고농도반도체재료포함하는것을특징으로 하는광전 다이오드.
[청구항 30]
제29항에 있어서,부분은 n+ 재료를 포함하고 상기 제3 영역은 p+재료포함하는것을특징으로 하는광전 다이오드.
[청구항 31]
제29항에 있어서,부분은 p+ 재료를 포함하고 상기 제3 영역은 n+재료포함하는것을특징으로 하는광전 다이오드.
[청구항 32]
제28항에 있어서,및 제2 영역상에 반사-방지 필터를 더 포함하며, 상기 필터는 실리콘 질화물의 제1 층과 상기 제1 층과 접촉하는제2유전체층포함하는것을특징으로 하는광전 다이오드.
[청구항 33]
광 신호를 전기 신호로 변환하기 위한 장치에 있어서,
상기 표면에 광을 공급하기 위한 수단, 및
광 신호에 응답하여 전기 신호를 공급하는 광검출기 영역, 및 상기 전기 신호를 처리하기 위한 회로 영역을 갖는 반도체 기판 -상기 회로 영역은 cmos 소자만을 포함함-
을 포함하는 것을 특징으로 하는 장치
[청구항 34]
제33항에 있어서,광검출기 영역상에 반사-방지 필터를 더 포함하며, 상기 필터는 실리콘 질화물의 제1 층 및 상기 제1 층과 접촉하는제2유전체층포함하는것을특징으로 하는장치.
[청구항 35]
제34항에 있어서,상기 회로 영역은 폴리실리콘 게이트 층을 가지며, 상기 필터는 폴리실리콘 층을 마스크로서 사용하여 상기 광검출기 영역상에 형성되며, 상기 폴리실리콘 층은상기폴리실리콘 게이트층함께형성되는것을특징으로 하는장치.
[청구항 36]
제33항에 있어서,폴리실리콘 게이트 층을 갖는 상기 회로 영역에 캐패시터를 더 포함하며, 상기 캐패시터는 제1 및 제2 폴리실리콘 게이트 층을 포함하고, 상기 제1 폴리실리콘 층은 상기 폴리실리콘 층과 함께 형성되며, 상기 필터는 제3 폴리실리콘 층을 마스크로서 사용하여 상기 광검출기 영역상에 형성되며, 상기 제2 및 제3 폴리실리콘 층은 동일한처리단계형성되는것을특징으로 하는장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
광전 다이오드에서 제1 영역이 역바이어스 전압 하에서 일측의 접합 공핍 폭의 두 배 미만 정도로 이격되는 두 부분을 가질 때, 이 두 부분 사이에 위치하며 제2 유형의 고농도 반도체 재료를 포함하는 영역은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation질문은 역바이어스 전압 하에서 제1 영역이 두 부분으로 이격될 때, 그 사이에 위치하며 제2 유형의 고농도 반도체 재료를 포함하는 영역의 명칭을 찾는 것이다.
-
2정보 추출
information_extraction청구항 19에서 제1 영역이 역바이어스 전압에서 이격되는 두 부분을 가짐을 확인하고, 청구항 22에서 그 사이의 영역에 대한 정보를 추출한다.
- 상기 제1 영역은 상기 역바이어스 전압에서 일측의 접합 공핍 폭의 두배 미만 정도 이격되는 적어도 두 부분을 갖는 것
- 상기 광전 다이오드는 상기 제1 영역의 두 부분들 간에 제3 영역을 포함하며, 상기 제3 영역은 제2 유형의 고농도반도체재료포함하는것을특징으로 하는광전 다이오드
-
3근거 선택
evidence_selection제1 영역의 두 부분들 간에 위치하며 제2 유형의 고농도 반도체 재료를 포함하는 영역을 명시한 청구항 22의 구절을 선택한다.
- 상기 광전 다이오드는 상기 제1 영역의 두 부분들 간에 제3 영역을 포함하며, 상기 제3 영역은 제2 유형의 고농도반도체재료포함하는것을특징으로 하는광전 다이오드
-
4논리 통합
logical_integration질문에서 제시한 조건(제1 영역의 이격된 두 부분 사이, 제2 유형 고농도 재료 포함)과 청구항 22의 내용이 일치함을 확인한다.
-
5결론 도출
conclusion_formulation해당 조건을 만족하는 영역의 명칭은 '제3 영역'임을 도출한다.
-
6답변 생성
answer_generation추출된 정답인 '제3 영역'을 최종 답변으로 생성한다.
최종 답변 (final_answer)
제3 영역을 일측의 접합 공핍 폭의 두 배 미만 정도로 이격되는 두 부분 사이에 배치시킨다.
핵심 해석 (core_interpretation)
광전 다이오드의 제1 영역이 이격되어 형성될 때, 그 사이에 제2 유형의 고농도 반도체 재료로 구성된 제3 영역을 배치하는 구조에 관한 기술이다.