대기시 전류저감회로를 가진 반도체 집적회로 document_id 1019990041788

[청구항 4] 제2항에 있어서,상기제1 mos트랜지스터의 문턱치전압의 절대치는 상기 제3 mos트랜지스터의 문턱치전압의 절대치보다고 작고,상기 제2 mos트랜지스터의 문턱치전압의 절대치는 상기 제4 mos트랜지스터의 문턱치전압의 절대치보다도 작은 것특징으로 하는반도체집적회로. [청구항 5] 제2항에 있어서,상기 제1 회로블록은 상기 제1 전위점과 상기 제3 동작전위점과의 사이에 소스·드레인 경로를 가지고, 소스가 상기 제1 전위점에 접속된 상기 제1 mos트랜지스터를 복수 포함하며,상기 제2 회로블록은 상기 제2 전위점과 상기 제3 동작전위점과의 사이에 소스·드레인 경로를 가지고, 소스가 상기 제2 전위점에 접속된 상기 제2 mos트랜지스터를 복수 포함하며,상기 제3 mos트랜지스터의 게이트폭은 상기 복수의 제1 mos트랜지스터의 게이트폭의 총합보다도 작고,상기 제4 mos트랜지스터의 게이트폭은 상기 복수의 제2 mos트랜지스터의 게이트폭의 총합보다도 작은 것특징으로 하는반도체집적회로. [청구항 6] 제2항, 제4항, 제5항 중 어느 한 항에 있어서,상기 제1 회로블록이 워드드라이버 회로이고, 상기 제2 회로블록이디코더회로구성되는것을특징으로 하는반도체집적회로. [청구항 7] 제2항, 제4항, 제5항 중 어느 한 항에 있어서,상기 제1 회로블록의 동작 전압이 2.5v 이하이고,상기 제2 회로블록의동작전압이하인것을특징으로 하는반도체집적회로. [청구항 8] 제2항, 제4항, 제5항 중 어느 한 항에 있어서,상기 제1 동작전위점의 전위와 상기 제2 동작전위점의 전위가 다른 것특징으로 하는반도체집적회로. [청구항 9] 제2항, 제4항, 제5항 중 어느 한 항에 있어서,내부승압, 혹은 내부강압에 의해, 상기 회로블록마다동작전압변화시키는것을특징으로 하는반도체집적회로. [청구항 16] 제15항에 있어서,상기 신호는 ras, cas 신호인 것을 특징으로 하고,상기전자회로메모리인것을특징으로 하는반도체집적회로. [청구항 18] 제15항에 있어서,상기제1 mos트랜지스터와 상기 제2 mos트랜지스터는 동도전형이고,상기 제2 mos트랜지스터의 문턱치전압의 절대치는 상기 제1 mos트랜지스터의 문턱치전압의 절대치보다도 큰 것특징으로 하는반도체집적회로. [청구항 19] 제15항에 있어서,상기 전자회로는 상기 제1 전위점과 상기 제2 전위점과의 사이에 소스·드레인 경로를 가지고, 소스가 상기 제1 전위점에 접속된 상기 제1 mos트랜지스터를 복수 가지며,상기 제2 mos트랜지스터의 게이트폭은 상기 복수의 제1 mos트랜지스터의 게이트폭의 총합보다도 작은 것특징으로 하는반도체집적회로. [청구항 23] 제20항에 있어서,상기제1 mos트랜지스터 및 상기 제2 mos 트랜지스터는, 동도전형의 mos 트랜지스터로서,상기 제2 mos트랜지스터의 문턱치전압의 절대치는, 상기 제1 mos트랜지스터의 문턱치전압의 절대치보다도 큰 것특징으로 하는반도체집적회로. [청구항 24] 제20항에 있어서,상기 전자회로는 상기 제1 전위점과 상기 제2 전위점과의 사이에 소스·드레인 경로를 가지고, 소스가 상기 제1 전위점에 접속된 상기 제1 mos트랜지스터를 복수 포함하고,상기 제2 mos트랜지스터의 게이트폭은 상기 복수의 제1 mos트랜지스터의 게이트폭의 총합보다도 작은 것특징으로 하는반도체집적회로. [청구항 27] 제25항에 있어서,상기제3 mos트랜지스터의 디바이스 파라미터는, 제1의 서브드레시홀드 전류가 제2의 서브드레시홀드 전류보다도 작게 되도록 설정되고,상기 제1의 서브드레시홀드 전류는, 상기 제3 mos트랜지스터의 게이트·소스 사이에 그 문턱치 전압의 절대치보다도 작은 전압이 인가되고, 상기 제1 전위점과 상기 제2 전위점을 단락한 경우에 상기 제1 동작전위점과 상기 제2 동작전위점과의 사이에 흐르는 전류이며,상기 제2의 서브드레시홀드 전류는, 상기 복수의 제1 mos트랜지스터의 게이트·소스 사이에 각각 그 문턱치 전압의 절대치보다도 작은 전압이 인가되고, 상기 제1 동작전위점과 상기 제1 전위점을 단락한 경우에 상기 제1 동작전위점과 상기 제2 동작전위점과의 사이에 흐르는 전류이며,상기 디바이스 파라미터로서, 상기 제3 mos트랜지스터의 문턱치전압, 게이트폭, 게이트길이 및 게이트 절연막두께의 적어도 어느하나포함하는것을특징으로 하는반도체집적회로. [청구항 28] 제25항에 있어서,상기제3 mos트랜지스터의 게이트 폭은, 상기 복수의 워드·드라이버의 상기 제1 mos 트랜지스터의 게이트 폭의 총합보다도 작은 것특징으로 하는반도체집적회로. [청구항 29] 제25항에 있어서,상기제3 mos트랜지스터의 문턱치 전압의 절대치는 상기 제1 mos 트랜지스터의 문턱치 전압의 절대치보다도 큰 것특징으로 하는반도체집적회로. [청구항 30] 제25항에 있어서,상기제3 mos 트랜지스터의 게이트 절연막두께는 제1 mos 트랜지스터의 게이트 절연막두께보다도 큰 것특징으로 하는반도체집적회로. [청구항 31] 제25항에 있어서,상기제3 mos 트랜지스터의 게이트 길이는 상기 제1 mos 트랜지스터의 게이트 길이보다도 큰 것특징으로 하는반도체집적회로. [청구항 33] 제25항, 제27항 내지 제31항 중 어느 한 항에 있어서,상기 서브드레시홀드 전류는, 상기 제1 mos트랜지스터의 가공치수가 0.1㎛영역인 것기인하여흐르는것을특징으로 하는반도체집적회로. [청구항 34] 제25항, 제27항 내지 제31항 중 어느 한 항에 있어서,상기 반도체집적회로는 다이나믹형 랜덤억세스 메모리로서,상기제어신호신호인것을특징으로 하는반도체집적회로. [청구항 45] 제2항에 있어서,상기 제1 제어신호와 상기 제2 제어신호는공통제어신호인것을특징으로 하는반도체집적회로. [청구항 46] 제2항에 있어서,상기제1 mos트랜지스터의 게이트 절연막두께는 상기 제3 mos트랜지스터의 게이트 절연막두께보다도 작고,상기 제2 mos트랜지스터의 게이트 절연막두께는 상기 제4 mos트랜지스터의 게이트 절연막두께보다도 작은 것특징으로 하는반도체집적회로. [청구항 47] 제15항에 있어서,상기제2 mos트랜지스터의 게이트 절연막두께는, 상기 제1 mos트랜지스터의 게이트 절연막두께보다도 큰 것특징으로 하는반도체집적회로. [청구항 48] 제15항, 제16항, 제18항, 제19항, 제47항 중 어느 한 항에 있어서,상기 전자회로는 cmos회로인것을특징으로 하는반도체집적회로. [청구항 51] 제49항에 있어서,상기mos회로회로인것을특징으로 하는반도체집적회로. [청구항 52] 제49항에 있어서,상기 신호는 ras, cas신호인 것을 특징으로 하고, 상기 mos회로메모리인것을특징으로 하는반도체집적회로. [청구항 53] 제49항, 제51항 내지 제52항 중 어느 한 항에 있어서,상기제1 mos트랜지스터의 게이트 절연막두께는, 상기 제2 mos트랜지스터의 게이트 절연막두께보다도 큰 것특징으로 하는반도체집적회로. [청구항 55] 제20항 또는 제54항에 있어서,상기제2 mos트랜지스터의 게이트 절연막 두께는, 상기 제1 mos트랜지스터의 게이트 절연막 두께보다도 큰 것특징으로 하는반도체집적회로. [청구항 56] 제54항에 있어서,상기제1 mos트랜지스터 및 상기 제2 mos 트랜지스터는, 동도전형의 mos 트랜지스터로서,상기 제2 mos트랜지스터의 문턱치전압의 절대치는, 상기 제1 mos트랜지스터의 문턱치전압의 절대치보다도 큰 것특징으로 하는반도체집적회로. [청구항 57] 제54항에 있어서,상기 전자회로는 상기 제1 전위점과 상기 제2 전위점과의 사이에 소스·드레인 경로를 가지고, 소스가 상기 제1 전위점에 접속된 상기 제1 mos트랜지스터를 복수 포함하고,상기 제2 mos트랜지스터의 게이트폭은 상기 복수의 제1 mos트랜지스터의 게이트폭의 총합보다도 작은 것특징으로 하는반도체집적회로.