문맥 (context)
[청구항 1]
입력 펄스 신호를 순차 반전시키는 짝수개의 인버터와,
상기 짝수개의 인버터의 최종 인버터의 출력신호를 지연시키기 위해 직렬 연결된 홀수개의 인버터, 상기 직렬 연결된 홀수개의 인버터 중에서 홀수 번째의 인버터의 출력단자와 접지단자 사이에 연결되어 지연율을 증가시키는 홀수개의 캐패시터 및 복수개의 제어신호에 의해 상기 직렬 연결된 홀수개의 인버터 중에서 홀수 번째의 인버터의 출력단자와 상기 홀수 개의 캐패시터를 선택적으로 연결하는 복수개의 스위치수단을 포함하여 구성된 지연수단과,
상기 짝수개의 인버터의 홀수번째 인버터의 출력신호 및 짝수번째 인버터의 출력신호에 의해 제어되어 상기 짝수개의 인버터의 출력신호를 상기 논리소자의 입력으로 선택적으로 전송하는 제1 전송수단과,
상기 짝수개의 인버터의 짝수번째 인버터의 출력신호 및 홀수번째 인버터의 출력신호에 의해 제어되어 상기 지연수단의 임의의 짝수번째 인버터의 출력신호를 상기 논리소자의 입력으로 선택적으로 전송하는 제2 전송수단
상기 제1 전송수단 또는 제2 전송수단에 의해 선택적으로 전송된 신호 및 상기 지연수단의 출력신호를 논리조합하는 논리소자와,
상기 논리소자의 출력신호를 증폭하여 출력 펄스 신호를 출력하는 증폭수단을 포함하여 구성된 것을 특징으로 하는 펄스폭 제어회로
[청구항 2]
상기 제 1 항의 펄스폭 제어회로에 있어서,상기 제2 전송수단에 의해 전송되는 상기 지연수단의 임의의 짝수번째 인버터의 출력신호는 상기 입력 펄스 신호의 펄스폭보다 긴지연시간갖는것을특징으로 하는펄스폭 제어회로.
[청구항 3]
상기 제 1 항의 펄스폭 제어회로에 있어서,상기 논리소자는낸드게이트사용하는것을특징으로 하는펄스폭 제어회로.
[청구항 4]
상기 제 1 항의 펄스폭 제어회로에 있어서,상기 지연수단의 캐패시터는 게이트가 상기 스위치수단에 연결되고, 소오스와 드레인이 공통 연결되어 접지단자에 연결된엔모스형트랜지스터사용하는것을특징으로 하는펄스폭 제어회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
펄스폭 제어회로에서 지연수단의 홀수 번째 인버터 출력단자와 접지단자 사이에 연결되어 지연율을 증가시키는 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation지연수단 내에서 홀수 번째 인버터의 출력단자와 접지단자 사이에 연결되어 지연율을 증가시키는 구성 요소를 찾는 것이다.
-
2정보 추출
information_extraction청구항 1에서 지연수단의 구성 요소 중 홀수 번째 인버터의 출력단자와 접지단자 사이에 연결되어 지연율을 증가시키는 요소를 추출한다.
- 상기 직렬 연결된 홀수개의 인버터 중에서 홀수 번째의 인버터의 출력단자와 접지단자 사이에 연결되어 지연율을 증가시키는 홀수개의 캐패시터
-
3근거 선택
evidence_selection질문에서 요구하는 조건(홀수 번째 인버터 출력단자-접지단자 연결, 지연율 증가)과 일치하는 구절을 선택한다.
- 홀수 번째의 인버터의 출력단자와 접지단자 사이에 연결되어 지연율을 증가시키는 홀수개의 캐패시터
-
4논리 통합
logical_integration추출된 구절을 통해 해당 역할을 수행하는 구성 요소가 '홀수개의 캐패시터'임을 확인한다.
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변으로 '홀수개의 캐패시터'를 도출한다.
-
6답변 생성
answer_generation최종 답변을 생성한다.
최종 답변 (final_answer)
홀수개의 캐패시터
핵심 해석 (core_interpretation)
본 발명은 인버터의 출력단자와 접지 사이에 캐패시터를 연결하여 지연율을 조절함으로써 펄스폭을 제어하는 회로 기술에 관한 것이다.