문맥 (context)
[청구항 2]
제 1항에 있어서,상기 도전성 재료는 도핑된 폴리실리콘이고 상기 제1 및 제2 절연체는둘다실리콘산화물인것을특징으로 하는반도체 바디.
[청구항 4]
제 3항에 있어서,상기 액티브 영역은 소정 도전성 형태의 단결정 표면 웰로 반도체 바디에 형성되고 상기 절연 트렌치 하부의 도핑된 폴리실리콘은 상기 도전성 형태로 이루어지고 반도체 바디에 대한도전성접속부형성하는것을특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 6]
제 5항에 있어서,쌍의 메모리 셀은 제1 절연 트렌치의 일부에 의해 서로로부터 절연되고 상기 절연층은둘다실리콘산화물인것을특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 7]
제 5항에 있어서,상기 제1 절연 트렌치는연속적인것을특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 10]
제 9항에 있어서,각각의 메모리 셀의 스토리지 캐패시터는 상기 웰로부터 전기적으로 절연되는 폴리실리콘으로 채워지는 스토리지 트렌치에 의해 형성되고 외부확산 영역을 포함하는 도전성 스트랩에 의해 상기 메모리 셀의 트랜지스터의 소스에 전기적으로 접속되며, 공통 칼럼의 상기 트랜지스터의 드레인은 공통 비트라인에 의해서로접속되는것을특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 11]
제 10항에 있어서,상기 연속적 절연 트렌치의 하부 충진부의 상위부는 메모리 셀의 로우의 트랜지스터의 드레인의 하부보다 더 높지않고 하부 충진부의 하위부는 트랜지스터의 소스와 스토리지 트렌치의 충진재를 접속시키는 스트랩의 하부와 같은 정도로 깊은 것특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 12]
제 11항에 있어서,상기 연속적 절연 트렌치의 유전체 충진재는실리콘 산화물로이루어지는것을특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 13]
제 9항에 있어서,상기 웰은 p형 도전성으로 이루어지고, 상기 트랜지스터는 상기 웰과 p-n 접합을 형성하는 n채널 금속-산화물-반도체 전계 효과 트랜지스터이고, 상기 절연 트렌치의 하부는 p형 폴리실리콘으로 채워지며, 상기 스토리지 트렌치는 n형폴리실리콘으로채워지는것을특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 14]
제 11항에 있어서,상기 절연 트렌치내의 유전체 재료의 하부 레벨은 메모리가 형성되는 실리콘 반도체 바디내의 가장 깊은 소스-반도체와 드레인-반도체 p-n접합부만큼 깊은 것특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 16]
제 15항에 있어서,각각의 트랜지스터는 그것의 연관된 스토리지 트렌치의 상기 도전성 형태로 도핑된 폴리실리콘 충진재에 접속되는 상기 도전성 형태의 국부화된영역포함하는것을특징으로 하는다이나믹 랜덤 액세스 메모리.
[청구항 17]
제 16항에 있어서,상기 실리콘 칩은 상기 메모리 셀의 모든 액티브 영역이 포함되는 상부 표면에 p형 웰을 포함하고, 상기 트랜지스터는 n채널 금속-산화물-바도체 전계효과 트랜지스터이고, 상기 스토리지 트렌치는 n형 도핑된 폴리실리콘으로 채워지며, 상기 연속적 절연 트렌치의 하부 충진재는 p형 도핑된폴리실리콘인것을특징으로 하는다이나믹 랜덤 액세스 메모리.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
다이나믹 랜덤 액세스 메모리에서 연속적인 절연 트렌치의 하부 충진부 상위부와 하위부의 깊이는 각각 메모리 셀의 트랜지스터의 드레인 및 스트랩의 하부와 비교하여 어떠한 관계를 갖는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation연속적인 절연 트렌치의 하부 충진부 상위부와 하위부의 깊이가 트랜지스터의 드레인 및 스트랩의 하부와 갖는 관계를 파악해야 한다.
-
2정보 추출
information_extraction청구항 11에서 하부 충진부 상위부와 하위부의 위치 및 깊이에 관한 기술적 특징을 추출한다.
- 상기 연속적 절연 트렌치의 하부 충진부의 상위부는 메모리 셀의 로우의 트랜지스터의 드레인의 하부보다 더 높지않고 하부 충진부의 하위부는 트랜지스터의 소스와 스토리지 트렌치의 충진재를 접속시키는 스트랩의 하부와 같은 정도로 깊은 것
-
3근거 선택
evidence_selection질문에서 요구하는 상위부와 하위부의 관계를 직접적으로 설명하는 구절을 선택한다.
- 상기 연속적 절연 트렌치의 하부 충진부의 상위부는 메모리 셀의 로우의 트랜지스터의 드레인의 하부보다 더 높지않고 하부 충진부의 하위부는 트랜지스터의 소스와 스토리지 트렌치의 충진재를 접속시키는 스트랩의 하부와 같은 정도로 깊은 것
-
4논리 통합
logical_integration상위부는 드레인 하부보다 더 높지 않으며(즉, 드레인 하부와 같거나 더 깊음), 하위부는 스트랩의 하부와 동일한 깊이임을 논리적으로 연결한다.
- 상기 연속적 절연 트렌치의 하부 충진부의 상위부는 메모리 셀의 로우의 트랜지스터의 드레인의 하부보다 더 높지않고 하부 충진부의 하위부는 트랜지스터의 소스와 스토리지 트렌치의 충진재를 접속시키는 스트랩의 하부와 같은 정도로 깊은 것
-
5결론 도출
conclusion_formulation상위부는 드레인 하부보다 높지 않고, 하위부는 스트랩의 하부와 같은 깊이를 갖는다는 결론을 도출한다.
- 상기 연속적 절연 트렌치의 하부 충진부의 상위부는 메모리 셀의 로우의 트랜지스터의 드레인의 하부보다 더 높지않고 하부 충진부의 하위부는 트랜지스터의 소스와 스토리지 트렌치의 충진재를 접속시키는 스트랩의 하부와 같은 정도로 깊은 것
-
6답변 생성
answer_generation추출된 결론을 바탕으로 질문에 대한 최종 답변을 작성한다.
- 상기 연속적 절연 트렌치의 하부 충진부의 상위부는 메모리 셀의 로우의 트랜지스터의 드레인의 하부보다 더 높지않고 하부 충진부의 하위부는 트랜지스터의 소스와 스토리지 트렌치의 충진재를 접속시키는 스트랩의 하부와 같은 정도로 깊은 것
최종 답변 (final_answer)
연속적인 절연 트렌치의 하부 충진부의 상위부는 메모리 셀의 로우의 트랜지스터의 드레인의 하부보다 더 높지 않으며, 하부 충진부의 하위부는 트랜지스터의 소스와 스토리지 트렌치의 충진재를 접속시키는 스트랩의 하부와 같은 정도로 깊다.
핵심 해석 (core_interpretation)
DRAM의 연속적 절연 트렌치 구조에서 하부 충진부의 상위부와 하위부의 깊이를 트랜지스터의 드레인 및 스트랩의 하부 위치와 정렬하여 설계함으로써 소자 간의 절연 및 접속 관계를 정의하는 기술이다.