문맥 (context)
[청구항 1]
반도체기판 상에 형성된 활성영역과
상기 활성영역 상에 게이트산화막 및 게이트전극층을 적층한후 식각하여 형성된 게이트전극과
상기 결과물 상부에 순차적으로 적층된 층간절연막 및 제1산화방지막과
상기 층간절연막 및 제1산화방지막을 식각으로 상기 활성영역 또는 상기 게이트전극에 연결되도록 형성된 비트라인 접촉창과
상기 비트라인접촉창 내에 적층되어 활성영역 또는 게이트전극에 전기적으로 연결되는 비트라인과
상기 비트라인 상에 형성된 제2산화방지막을 포함하여 이루어진 것을 특징으로 하는 반도체 메모리장치
[청구항 2]
제 1 항에 있어서,상기 비트라인은 tisi2, cosi2 , w, tin, ta 또는 tan 중네 어느 하나를 선택한 저저항성실리사이드나금속물질사용하는것을특징으로 하는반도체 메모리장치.
[청구항 3]
제 1 항에 있어서,상기 비트라인접촉창의 내벽면에접촉창스페이서형성하는것을특징으로 하는반도체 메모리장치.
[청구항 4]
제 1 항에 있어서,상기제1,제2산화방지막은,실리콘질화막인것을특징으로 하는반도체메모리장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
반도체 메모리장치에서 비트라인 상부에 형성되며, 비트라인이 활성영역 또는 게이트전극에 전기적으로 연결되도록 하는 비트라인 접촉창의 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation비트라인 상부에 형성되며 비트라인이 활성영역 또는 게이트전극에 연결되도록 하는 비트라인 접촉창의 구성 요소를 찾는 과업이다.
-
2정보 추출
information_extraction청구항 1에서 비트라인 접촉창의 형성 방식과 그 내부에 적층되는 구성 요소를 추출한다.
- 상기 층간절연막 및 제1산화방지막을 식각으로 상기 활성영역 또는 상기 게이트전극에 연결되도록 형성된 비트라인 접촉창과 상기 비트라인접촉창 내에 적층되어 활성영역 또는 게이트전극에 전기적으로 연결되는 비트라인
-
3근거 선택
evidence_selection비트라인 접촉창의 구성 요소와 관련된 직접적인 구절을 선택한다.
- 비트라인접촉창 내에 적층되어 활성영역 또는 게이트전극에 전기적으로 연결되는 비트라인
-
4논리 통합
logical_integration비트라인 접촉창은 층간절연막과 제1산화방지막을 식각하여 형성되며, 그 내부에 비트라인이 적층되어 전기적 연결을 수행함을 파악한다.
- 상기 층간절연막 및 제1산화방지막을 식각으로 상기 활성영역 또는 상기 게이트전극에 연결되도록 형성된 비트라인 접촉창과 상기 비트라인접촉창 내에 적층되어 활성영역 또는 게이트전극에 전기적으로 연결되는 비트라인
-
5결론 도출
conclusion_formulation비트라인 접촉창 내에 적층되어 전기적 연결을 담당하는 구성 요소는 비트라인임을 도출한다.
- 상기 비트라인접촉창 내에 적층되어 활성영역 또는 게이트전극에 전기적으로 연결되는 비트라인
-
6답변 생성
answer_generation질문에 대한 직접적인 답변으로 비트라인을 제시한다.
- 비트라인
최종 답변 (final_answer)
비트라인
핵심 해석 (core_interpretation)
본 발명은 층간절연막과 제1산화방지막을 식각하여 형성된 비트라인 접촉창 내에 비트라인을 적층함으로써, 비트라인이 활성영역 또는 게이트전극에 전기적으로 연결되도록 하는 반도체 메모리장치 구조에 관한 것이다.