문맥 (context)
[청구항 1]
고속 가변장부호 복호기에 있어서,
데이터가 입력되는 분리된 2개의 입력평면과,
상기 분리된 입력평면중, 하나의 입력평면과 접속되는 프로그래머블 로직 어레이(pla)와,
상기 프로그래머블 로직 어레이(pla)에 접속되는 감산기와,
상기 감산기에 접속되는 가산기로 구성되어,
상기 프로그래머블 로직 어레이(pla)에서 디코딩된 정보중, 부호길이신호를 각각의 입력평면 및 감산기에 동시에 공급하고,
상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 각각의 입력평면은 데이터의 회전에 의해 남은 비트스트림을 조사하고,
상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 감산기 및 가산기에서 데이터의 가감연산에 의해 디코딩할 비트스트림의 공급제어를 동시에 수행하는 것을 특징으로 하는 평면분할을 이용한 고속 가변장부호 복호기
[청구항 2]
청구항 1에 있어서,상기 2개의 입력평면중 하나의 입력평면은,상기 pla에 의해 디코딩된 비트수 만큼의 길이를 나타내는 부호길이신호가 공급되는 제 1베럴시프터와,상기 배럴스프터에 출력되는 비트스트림이 공급되도록 접속되는 입력레지스터와,상기 베럴스프터와 입력레지스터 사이에 접속되어 입력레지스터로부터 공급된 비트스트림에 의해 입력레지스터로 디코딩된 비트수만큼 회전스트림을 출력하는 제 1멀티플렉서로 구성됨을 특징으로 하는 평면분할이용한고속 가변장부호 복호기.
[청구항 3]
청구항 2에 있어서,하나의 입력평면은,다수개의 논리합게이트로 구성되는 논리합게이트부와,상기 논리합게이트부와 출력레지스터에 접속되어 그 출력신호를 입력단으로 하여 출력레지스터의 입력을 출력하고, 출력레지스터에 남아있는 비트스트림을 제 2베럴시프터로 입력하는 제 2멀티플렉서와,상기 제 2멀티플렉서에 접속되어 코딩된 비트수만큼 일측으로 이동을 시켜 비트스트림을 절단하는 제 2베럴시프터와,상기 제 2베럴시프터에 접속되어 제 2베럴스프터가 비트수를 이동할 수 있도록 제2멀티플렉서로 데이터를 출력하는 출력레지스터로 구성됨을 특징으로 하는 평면분할이용한고속 가변장부호 복호기.
[청구항 4]
청구항 1에 있어서,상기 입력평면에 남아있는 비트스트림의 양은 다음의 수식을 따르는 것을 특징으로 하는 평면분할을 이용한 고속 가변장부호 복호기. n : 복호되는 데이터의 순차번호crl(n) ＝ crl(n-1) － cl(n) ＞ lmax 경우, rl(n) ＝ crl(n-1) － cl(n) crl(n) : 각각의 입력평면에 남아있는 비트수cl(n) : 디코딩된 코드길이신호lmax : 디코딩되어지는최대 부호길이신호
[청구항 5]
청구항 4에 있어서,상기 입력평면에 남아있는 비트스트림의 양은 다음의 수식을 따르는 것을 특징으로 하는 평면분할이용한고속 가변장부호 복호기. crl(n) ＝ crl(n-1) － cl(n) ＋ lmax
[청구항 6]
청구항 4 또는 5에 있어서,상기lmax 의 비트수는 16비트 인것을 특징으로 하는 평면분할이용한고속 가변장부호 복호기.
[청구항 7]
청구항 1 또는 4에 있어서,상기 고속가변장길이신호의 복호기구조의 수행시간(tps)은 다음의 수식을 따르는 것을 특징으로 하는 평면분할을 이용한 고속 가변장부호 복호기. tps ＝ tpm ＋ max(tips, tops, td) tips, tops : 입력평면과 논리합평면에서의 비트스트림 이동시간 td : 새로운비트스트림의공급여부결정하는데소요되는시간
[청구항 8]
청구항 1 또는 5에 있어서,상기 고속가변장길이신호의 복호기구조의 수행시간(tps)은 다음의 수식을 따르는 것을 특징으로 하는 평면분할을 이용한 고속 가변장부호 복호기. tps ＝ tpm ＋ max(tips, tops, td) ＋ tor tor : 논리합평면의 논리합게이트부에서논리합동작수행하는데걸리는시간
지시문 (instruction)
본문의 내용을 파악하고 이를 바탕으로 질문에 답하라.
질문 (question)
고속 가변장부호 복호기에서 프로그래머블 로직 어레이(pla)로부터 공급된 부호길이신호가 입력평면과 감산기 및 가산기에 각각 어떠한 역할을 수행하도록 제어하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation프로그래머블 로직 어레이(PLA)로부터 공급된 부호길이신호가 입력평면, 감산기, 가산기에 각각 수행하는 제어 역할을 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 부호길이신호가 입력평면, 감산기, 가산기에 공급된다는 점과 각 구성요소의 동작을 추출한다.
- 상기 프로그래머블 로직 어레이(pla)에서 디코딩된 정보중, 부호길이신호를 각각의 입력평면 및 감산기에 동시에 공급하고, 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 각각의 입력평면은 데이터의 회전에 의해 남은 비트스트림을 조사하고, 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 감산기 및 가산기에서 데이터의 가감연산에 의해 디코딩할 비트스트림의 공급제어를 동시에 수행하는 것
-
3근거 선택
evidence_selection입력평면의 역할(데이터 회전에 의한 남은 비트스트림 조사)과 감산기 및 가산기의 역할(데이터 가감연산에 의한 디코딩할 비트스트림 공급제어)에 관한 구절을 선택한다.
- 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 각각의 입력평면은 데이터의 회전에 의해 남은 비트스트림을 조사하고, 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 감산기 및 가산기에서 데이터의 가감연산에 의해 디코딩할 비트스트림의 공급제어를 동시에 수행
-
4논리 통합
logical_integration부호길이신호가 입력평면에는 데이터 회전을 통한 비트스트림 조사를 지시하고, 감산기와 가산기에는 데이터 가감연산을 통한 비트스트림 공급제어를 수행하도록 함을 통합한다.
- 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 각각의 입력평면은 데이터의 회전에 의해 남은 비트스트림을 조사하고, 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 감산기 및 가산기에서 데이터의 가감연산에 의해 디코딩할 비트스트림의 공급제어를 동시에 수행
-
5결론 도출
conclusion_formulation질문에 따라 입력평면은 데이터 회전을 통한 남은 비트스트림 조사 역할을, 감산기와 가산기는 데이터 가감연산을 통한 디코딩할 비트스트림의 공급제어 역할을 수행함을 결론짓는다.
- 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 각각의 입력평면은 데이터의 회전에 의해 남은 비트스트림을 조사하고, 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 감산기 및 가산기에서 데이터의 가감연산에 의해 디코딩할 비트스트림의 공급제어를 동시에 수행
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
- 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 각각의 입력평면은 데이터의 회전에 의해 남은 비트스트림을 조사하고, 상기 프로그래머블 로직 어레이(pla)로 부터 공급된 부호길이신호에 의해 감산기 및 가산기에서 데이터의 가감연산에 의해 디코딩할 비트스트림의 공급제어를 동시에 수행
최종 답변 (final_answer)
프로그래머블 로직 어레이(pla)로부터 공급된 부호길이신호는 각각의 입력평면에 대해서는 데이터의 회전에 의해 남은 비트스트림을 조사하도록 제어하며, 감산기 및 가산기에 대해서는 데이터의 가감연산에 의해 디코딩할 비트스트림의 공급제어를 동시에 수행하도록 제어한다.
핵심 해석 (core_interpretation)
본 발명은 PLA에서 디코딩된 부호길이신호를 입력평면과 연산부(감산기, 가산기)에 동시에 공급함으로써, 데이터 회전과 비트스트림 공급제어를 병렬적으로 수행하여 고속 복호화를 가능하게 하는 기술이다.