문맥 (context)
[청구항 1]
후면기판 후면기판상에 일방향으로 스트라이프 형태로 형성되어있는 캐소드전극과,
상기 캐소드전극이 형성되어있는 후면기판의 전면에 형성되어있는 저항층과,
상기 캐소드전극과 직교하는 방향으로 형성되고 게이트절연막에 의해 저항층과 절연되되 상기 캐소드전극과 중첩되는 부분에서 돌출되어 전체적으로 빗 형상으로 형성되어 있는 게이트전극과,
상기 게이트전극과 캐소드전극이 중첩되는 부분의 게이트전극과 게이트절연막이 일정 간격으로 제거되어 저항층을 노출시키는 에미터홀과,
상기 에미터 홀에 의해 노출되어있는 저항층상에 형성되어있는 에미터팁과,
상기 빗 모양의 게이트전극과 캐소드전극 사이의 공간에 금속기둥 형상으로 형성되되 저항층과 접촉되어 있는 집속전극을 구비하는 fed
[청구항 2]
제 1 항에 있어서,상기 후면기판이실리콘유리 재질로된것을특징으로하는fed.
[청구항 3]
제 1 항에 있어서,상기 캐소드전극과 게이트전극 및 에미터 팁 금속층이 cr, mo, nb 및 ni오 이루어지는 군에서 임의로 선택되는하나물질로이루어지는것을특징으로하는fed.
[청구항 4]
제 1 항에 있어서,상기 저항층은 비정질 실리콘, p 또는 b등의 불순물이 도핑된 비정질 실리콘, 다결정실리콘, 크롬과 크롬 산화물의 복합체인 서메트(cermet), 실리콘-크롬 합금, ito, 탄탈륨 질화막, 산화물로는 인듐산화막, 탄탈륨 산화막, 철산화막으로 이루어지는 군에서 임의로 선택되는하나물질로이루어지는것을특징으로하는fed.
[청구항 5]
제 1 항에 있어서,상기 게이트절연막nan은산화막또는질화막형성되는것을특징으로하는fed.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
전계방출표시소자에서 게이트전극과 캐소드전극이 중첩되는 부분 중, 게이트전극과 게이트절연막이 제거되어 저항층이 노출되도록 형성된 구조는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation전계방출표시소자에서 게이트전극과 캐소드전극이 중첩되는 영역 중, 게이트전극과 게이트절연막이 제거되어 저항층이 노출된 구조의 명칭을 찾는 과업이다.
-
2정보 추출
information_extraction청구항 1에서 게이트전극과 캐소드전극이 중첩되는 부분의 구성 요소와 그 상태를 설명하는 구절을 추출한다.
- 상기 게이트전극과 캐소드전극이 중첩되는 부분의 게이트전극과 게이트절연막이 일정 간격으로 제거되어 저항층을 노출시키는 에미터홀
-
3근거 선택
evidence_selection질문에서 요구하는 '게이트전극과 게이트절연막이 제거되어 저항층이 노출되는 구조'와 직접적으로 일치하는 '에미터홀' 구절을 선택한다.
- 상기 게이트전극과 캐소드전극이 중첩되는 부분의 게이트전극과 게이트절연막이 일정 간격으로 제거되어 저항층을 노출시키는 에미터홀
-
4논리 통합
logical_integration질문의 조건(중첩 부분, 게이트전극/절연막 제거, 저항층 노출)이 청구항의 '에미터홀' 정의와 완벽히 부합함을 확인한다.
-
5결론 도출
conclusion_formulation해당 구조의 명칭은 '에미터홀'임을 도출한다.
-
6답변 생성
answer_generation추출된 명칭인 '에미터홀'을 최종 답변으로 생성한다.
최종 답변 (final_answer)
에미터홀
핵심 해석 (core_interpretation)
전계방출표시소자에서 게이트전극과 캐소드전극의 중첩 영역 중, 전계 방출을 위해 게이트전극과 절연막을 제거하여 저항층을 노출시킨 에미터홀 구조에 관한 기술이다.